【技术实现步骤摘要】
本专利技术涉及集成电路，具体涉及一种应用于使用积分型动态放大器的逐次逼近型流水线模数转换器的改进设计方法。
技术介绍
1、随着芯片集成度越来越高，传统上由独立芯片实现的高速高精度模数转换器需要集成在片上系统中，因而需要满足：低供电电压，面积小，功耗低等设计要求。逐次逼近型流水线架构作为一种速度、精度、功耗较为平衡的混合架构，在业界已经较为常用，这种架构常使用积分型动态放大器来传递和放大量化残差，以达到低噪声、低功耗、高速的性能。
2、另一方面，高转换率的实现往往借助于时间交织技术，目前，时间交织校准算法还不能适用于任意的信号场景，而且交织路数过多会导致采样性能下降、时钟功耗过大、电路面积和设计复杂度增加等问题，因此需要尽可能地提高单路转换速度，减少交织路数。
技术实现思路
1、专利技术目的：本专利技术目的在于针对现有技术的不足，提供一种可以应用于使用积分型动态放大器的逐次逼近型流水线模数转换器的改进设计方法，能够明显提高其单路转换速度，从而使之更加适合时间交织，降低高速高精度模数转换器的实现代价。
2、技术方案：本专利技术的提高逐次逼近型流水线模数转换器转换速度的方法，包括以下步骤：
3、（1）在放大时间之内，积分器输出电压vi+1与已经消耗的放大时间t之间有数学关系：vi+1(t) = vres×gm×t/ci+1，0<t<ta，式中：ci+1为后级采样电容，vres为量化残差电压，gm为跨导放大器；即给定一个vi+1(t)的目标v
4、（2）将δt量化出来，通过映射处理后直接给到第i+1级作为其量化结果di+1，从而省去了第i+1级本身的量化过程，提高量化级数据吞吐率；
5、（3）为了保持目标精度，vth的选取应等于原本第i+1级量化器的最小量化精度，这样当出现放大时间全部用完时vi+1(t)还未达到vth，可以直接判定di+1=0；
6、（4）通过在放大时间内预先计算出后一级量化结果(di+1)的方法，省去每级量化时间对整体转换率的影响，从而将时钟周期耗时减小。
7、使用积分放大器的传统逐次逼近型流水线模数转换器的总体架构和单级电路，结构如图1所示。整个转换器由多级级联组成，单级内每周期工作时序分采样(sample)、量化(quantize)、放大(amplify)，三个阶段，由于前级的放大阶段是后级的采样阶段，两者耗时相同。每级的输入(vi)减去其量化结果(di)得到量化残差电压(vres)，经过一个跨导放大器(gm)转变为电流，在一定的放大时间内对后级采样电容(ci+1)充电，完成级间放大和后级采样。设单级放大（即下级采样）需耗时ta，级内量化需耗时tq，则一个时钟周期需耗时：tclk =2ta+tq，受限于逐次逼近型量化器较长的量化时间tq，单路模数转换器的转换率fclk=1/tclk一般会明显慢于纯流水线型模数转换器。
8、有益效果：与现有技术相比，本专利技术使用积分动态放大器的逐次逼近型流水线模数转换器提升转换速率的方法，利用一个时间量化器和一个比较器，以及传统方案中现成的电路，在没有明显增加硬件开销的情况下，显著降低了一个转换周期所耗费的时间，从而提高了转换率。
本文档来自技高网...【技术保护点】
1.提高逐次逼近型流水线模数转换器转换速度的方法，其特征在于包括以下步骤：
【技术特征摘要】
1.提高逐次逼近型流水线模数转换器转换...
【专利技术属性】
技术研发人员：范超杰，闫涛涛，沈晓斌，
申请(专利权)人：昇陌微电子苏州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。