【技术实现步骤摘要】
本申请涉及计算机领域，具体涉及一种qspi控制器、芯片及数据读取方法。
技术介绍
1、在高速芯片内执行(execute in place，xip)模式下，处理器可以通过qspi(quadspi)控制器直接从闪存中读取数据并运行。其中，qspi是四线串行外设接口(serialperipheral interface，spi)接口的扩展。
2、但是，在不同的工艺电压温度(process voltage temperature，pvt)条件下,qspi控制器读延迟的变化也很大,导致在高速xip模式下读数据的可靠性较低。
技术实现思路
1、本专利技术实施例提供了一种qspi控制器、芯片及数据读取方法，该方法可以解决在不同的pvt条件下，qspi控制器读延迟的变化很大，在高速xip模式下读数据的可靠性较低的技术问题，所述技术方案包括：
2、一方面，提供了一种qspi控制器，qspi控制器包括：延迟测量电路、芯片管脚处理电路、延迟补偿电路、收发控制电路、数据采集电路和时钟发生器；
3、延迟测量电路，用于在指令发送阶段，测量芯片管脚处理电路的输入输出io延迟值，基于io延迟值确定目标延迟值，并向延迟补偿电路传输目标延迟值；
4、收发控制电路，用于在数据读取阶段，向延迟补偿电路传输读使能信号；
5、延迟补偿电路，用于在将读使能信号延迟目标延迟值后，向数据采集电路的输入端传输延迟后的读使能信号，将时钟发生器提供的时钟信号延迟时钟延迟值后，向
6、数据采集电路，还用于通过芯片管脚处理电路从闪存中读取数据。
7、可选的，延迟补偿电路包括：第一延迟补偿电路和第二延迟补偿电路；
8、收发控制电路，用于在数据读取阶段，向第一延迟补偿电路的输入端传输读使能信号；
9、延迟测量电路若确定目标延迟值为时钟信号的时钟周期的整数倍，则向第一延迟补偿电路发送目标延迟值；
10、第一延迟补偿电路，用于接收时钟发生器提供的时钟信号，将读使能信号延迟目标延迟值，并向数据采集电路的输入端传输延迟后的读使能信号；
11、第二延迟补偿电路，用于将时钟信号延迟时钟延迟值后，向数据采集电路的时钟端传输延迟后的时钟信号。
12、可选的，延迟补偿电路还包括：第三延迟补偿电路和第一反相器；
13、延迟测量电路，用于若确定目标延迟值为时钟周期的小数倍，则向第一延迟补偿电路发送第一目标延迟值，并向第三延迟补偿电路发送第二目标延迟值；其中，第一目标延迟值和第二目标延迟值之和等于目标延迟值，且第一目标延迟值为时钟周期的整数倍，第二目标延迟值为时钟周期的小数倍；
14、第一延迟补偿电路，用于将读使能信号延迟第一目标延迟值，并向第三延迟补偿电路的输入端传输延迟后的读使能信号；
15、第一反相器，用于将时钟发生器提供的时钟信号反相后传输至第三延迟补偿电路的时钟端；
16、第三延迟补偿电路，用于将第一延迟补偿电路传输的读使能信号延迟第二目标延迟值，并向数据采集电路的输入端传输延迟后的读使能信号。
17、可选的，数据采集电路包括：第二反相器、第一数据采集器、第二数据采集器和数据缓存器；
18、第二反相器，用于将第二延迟补偿电路传输的延迟后的时钟信号反相后传输至第一数据采集器的时钟端；
19、延迟测量电路，还用于若目标延迟值为时钟周期的整数倍，则通过第一延迟补偿电路仅向第一数据采集器的输入端传输延迟后的读使能信号；
20、第一数据采集器，用于通过芯片管脚处理电路从闪存中读取数据，并将读取的数据通过第二数据采集器同步至数据缓存器。
21、可选的，延迟测量电路，还用于若目标延迟值为时钟周期的小数倍，则通过第一延迟补偿电路仅向第三延迟补偿电路传输延迟后的读使能信号；
22、第二数据采集器，用于接收第二延迟补偿电路传输的延迟后的时钟信号，通过芯片管脚处理电路从闪存中读取数据，并将读取的数据同步至数据缓存器。
23、可选的，延迟测量电路，用于：
24、获取片外延迟值，片外延迟值包括闪存的io延迟，以及芯片管脚处理电路与闪存之间的走线所引起的延迟；
25、基于io延迟值和片外延迟值之和确定目标延迟值。
26、可选的，延迟测量电路，用于：
27、获取预设延迟值和片外延迟值，片外延迟值包括闪存的io延迟，以及芯片管脚处理电路与闪存之间的走线所引起的延迟；
28、基于预设延迟值、io延迟值和片外延迟值之和确定目标延迟值。
29、可选的，延迟测量电路，用于：
30、从多个初始延迟值中选择多个目标初始延迟值，并从多个目标初始延迟值中确定中间值；
31、获取芯片管脚处理电路的多个io测量延迟值；
32、确定多个io测量延迟值的均值，并基于中间值与均值的第一差值确定预设延迟值；
33、其中，在将读使能信号延迟目标初始延迟值的情况下，qspi控制器能够读取到闪存中的测试数据。
34、可选的，延迟测量电路，用于：
35、若第一差值为时钟信号的时钟周期的整数倍，则基于第一差值确定预设延迟值；
36、若第一差值不为时钟周期的整数倍，则确定第一差值与第一预设值的乘积，并基于乘积取整后的数值与第二预设值的商确定预设延迟值。
37、可选的，qspi控制器，用于：
38、重复执行测试数据的读取流程，直至满足终止条件，得到多个初始延迟值和多个io测量延迟值；其中，测试数据的读取流程包括：
39、在指令发送阶段，获取芯片管脚处理电路的io测量延迟值；
40、在数据读取阶段，在将读使能信号延迟初始延迟值后，向数据采集电路的输入端输出延迟后的读使能信号，在将时钟信号延迟初始时钟延迟值后，向数据采集电路的时钟端输出延迟后的时钟信号；
41、通过芯片管脚处理电路从闪存中读取测试数据；
42、更新初始延迟值，其中，更新后的初始延迟值与更新前的初始延迟值的第二差值为时钟周期的倍数。
43、可选的，收发控制电路，还用于在指令发送阶段，向芯片管脚处理电路和延迟测量电路传输控制信号；
44、芯片管脚处理电路，用于向延迟测量电路传输接收到的控制信号；
45、延迟测量电路，用于基于收发控制电路传输的第一控制信号，以及芯片管脚处理电路传输的第二控制信号，确定芯片管脚处理电路的io延迟值。
46、可选的，延迟测量电路，用于：
47、在时钟信号的边沿处，将第一控制信号和第二控制信号分别延迟第一个数个时钟周期；
48、采用第一计数器对第一控制信号中前预设个数个周期进行计数，得到第一计数值，并采用第二计数本文档来自技高网...
【技术保护点】
1.一种QSPI控制器，其特征在于，所述QSPI控制器包括：延迟测量电路、芯片管脚处理电路、延迟补偿电路、收发控制电路、数据采集电路和时钟发生器；
2.根据权利要求1所述的QSPI控制器，其特征在于，所述延迟补偿电路包括：第一延迟补偿电路和第二延迟补偿电路；
3.根据权利要求2所述的QSPI控制器，其特征在于，所述延迟补偿电路还包括：第三延迟补偿电路和第一反相器；
4.根据权利要求3所述的QSPI控制器，其特征在于，所述数据采集电路包括：第二反相器、第一数据采集器、第二数据采集器和数据缓存器；
5.根据权利要求4所述的QSPI控制器，其特征在于，
6.根据权利要求1至5任一所述的QSPI控制器，其特征在于，所述延迟测量电路，用于：
7.根据权利要求1至5任一所述的QSPI控制器，其特征在于，所述延迟测量电路，用于：
8.根据权利要求7所述的QSPI控制器，其特征在于，所述延迟测量电路，用于：
9.根据权利要求8所述的QSPI控制器，其特征在于，所述延迟测量电路，用于：
10
11.根据权利要求1至5任一所述的QSPI控制器，其特征在于，
12.根据权利要求11所述的QSPI控制器，其特征在于，所述延迟测量电路，用于：
13.根据权利要求12所述的QSPI控制器，其特征在于，所述边沿包括上升沿和下降沿；所述第三计数器包括与所述上升沿对应的第一参考计数器，以及与所述下降沿对应的第二参考计数器；所述延迟测量电路，用于：
14.根据权利要求11所述的QSPI控制器，其特征在于，所述控制信号包括：对所述时钟信号分频得到的分频时钟信号，以及片选信号；所述延迟测量电路，用于：
15.一种芯片，其特征在于，包括权利要求1至14任一所述的QSPI控制器。
16.一种数据读取系统，其特征在于，处理器、闪存，以及权利要求1至14任一所述的QSPI控制器。
17.一种数据读取方法，其特征在于，应用于QSPI控制器中的延迟测量电路，所述QSPI控制器还包括：芯片管脚处理电路、延迟补偿电路、收发控制电路、数据采集电路和时钟发生器；所述方法包括：
18.根据权利要求17所述的方法，其特征在于，所述延迟补偿电路包括：第一延迟补偿电路和第三延迟补偿电路；向所述延迟补偿电路传输所述目标延迟值，包括：
19.根据权利要求17或18所述的方法，其特征在于，基于所述IO延迟值确定目标延迟值，包括：
20.根据权利要求17或18所述的方法，其特征在于，基于所述IO延迟值确定目标延迟值，包括：
21.根据权利要求20所述的方法，其特征在于，获取预设延迟值，包括：
22.根据权利要求21所述的方法，其特征在于，基于所述中间值与所述均值的第一差值确定所述预设延迟值，包括：
23.根据权利要求17或18所述的方法，其特征在于，测量所述芯片管脚处理电路的IO延迟值，包括：
24.根据权利要求23所述的方法，其特征在于，确定所述芯片管脚处理电路的IO延迟值，包括：
25.根据权利要求24所述的方法，其特征在于，所述边沿包括上升沿和下降沿；所述第三计数器包括与所述上升沿对应的第一参考计数器，以及与所述下降沿对应的第二参考计数器；基于所述第三计数器的计数值的第二比特位确定所述IO延迟值，包括：
26.根据权利要求23所述的方法，其特征在于，所述控制信号包括：对所述时钟信号分频得到的分频时钟信号，以及片选信号；确定所述芯片管脚处理电路的IO延迟值，包括：
27.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，所述计算机程序被处理器执行时实现17至26任一的数据读取方法。
28.一种延迟测量电路，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时，实现根据权利要求17至26任一所述的数据读取方法。
...【技术特征摘要】
1.一种qspi控制器，其特征在于，所述qspi控制器包括：延迟测量电路、芯片管脚处理电路、延迟补偿电路、收发控制电路、数据采集电路和时钟发生器；
2.根据权利要求1所述的qspi控制器，其特征在于，所述延迟补偿电路包括：第一延迟补偿电路和第二延迟补偿电路；
3.根据权利要求2所述的qspi控制器，其特征在于，所述延迟补偿电路还包括：第三延迟补偿电路和第一反相器；
4.根据权利要求3所述的qspi控制器，其特征在于，所述数据采集电路包括：第二反相器、第一数据采集器、第二数据采集器和数据缓存器；
5.根据权利要求4所述的qspi控制器，其特征在于，
6.根据权利要求1至5任一所述的qspi控制器，其特征在于，所述延迟测量电路，用于：
7.根据权利要求1至5任一所述的qspi控制器，其特征在于，所述延迟测量电路，用于：
8.根据权利要求7所述的qspi控制器，其特征在于，所述延迟测量电路，用于：
9.根据权利要求8所述的qspi控制器，其特征在于，所述延迟测量电路，用于：
10.根据权利要求8所述的qspi控制器，其特征在于，所述qspi控制器，用于：
11.根据权利要求1至5任一所述的qspi控制器，其特征在于，
12.根据权利要求11所述的qspi控制器，其特征在于，所述延迟测量电路，用于：
13.根据权利要求12所述的qspi控制器，其特征在于，所述边沿包括上升沿和下降沿；所述第三计数器包括与所述上升沿对应的第一参考计数器，以及与所述下降沿对应的第二参考计数器；所述延迟测量电路，用于：
14.根据权利要求11所述的qspi控制器，其特征在于，所述控制信号包括：对所述时钟信号分频得到的分频时钟信号，以及片选信号；所述延迟测量电路，用于：
15.一种芯片，其特征在于，包括权利要求1至14任一所述的qspi控制器。
16.一种数据读取系统，其特征在于，处理器、闪存，以及权利要求...
【专利技术属性】
技术研发人员：周春良，王连成，宋亚超，陆春光，宋磊，刘斌，肖衍，陈永利，
申请(专利权)人：北京智芯微电子科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。