System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 存储装置制造方法及图纸_技高网

存储装置制造方法及图纸

技术编号:40123519 阅读:3 留言:0更新日期:2024-01-23 21:01
本公开的实施例涉及一种存储装置。该存储装置包括:印刷电路板;中介层,布置在印刷电路板上;存储单元组,布置在中介层上;控制单元,布置在印刷电路板上,并且被配置为控制存储单元组;以及第一传输线,电连接在控制单元与存储单元组之间,并且被配置为传输命令或地址,第一传输线包括电连接至控制单元的主干、电连接至主干的第一级分支、以及电连接至第一级分支的第二级分支,第二级分支电连接至存储单元组,其中主干和第一级分支布置在印刷电路板中,第二级分支布置在中介层中。

【技术实现步骤摘要】

本公开的示例实施例总体涉及计算机领域,特别地涉及一种存储装置


技术介绍

1、双倍速率同步动态随机存储器(double data rate synchronous dynamicrandom access memory,缩写为ddr sdram,也简称为ddr内存)能够在一个时钟周期内传输两次数据,即在时钟的上升期和下降期各传输一次数据。低功耗ddr sdram(缩写为lpddrsdram,也简称为lpddr内存)是ddr sdram的一种,以低功耗和小体积著称,专门用于移动式电子产品。

2、由于单片存储芯片的存储容量与价格之间的因素,经常使用多片小容量ddrsdram芯片组成大容量存储装置,例如使用四片2gb芯片的组成8gb的存储装置。在这个过程中,考虑到在印刷电路板(pcb)上实际布线的因素,多片ddr sdram芯片需要采用特定的拓扑结构来满足时序的要求。

3、在采用四片芯片组成大容量存储装置的情况下,对于ddr内存,可以采用四片单独的芯片形成四颗粒单通道ddr内存,而对于lpddr内存,可以将四片芯片封装在一起形成单颗粒四通道lpddr内存。如果采用一组命令和地址线(简称ca线),四片芯片可以采用的常规拓扑结构包括fly-by拓扑、t+fly-by拓扑和双t拓扑。


技术实现思路

1、在本公开的第一方面,提供了一种存储装置。该存储装置包括:印刷电路板;中介层,布置在印刷电路板上;存储单元组,布置在中介层上;控制单元,布置在印刷电路板上,并且被配置为控制存储单元组;以及第一传输线,电连接在控制单元与存储单元组之间,并且被配置为传输命令或地址,第一传输线包括电连接至控制单元的主干、电连接至主干的第一级分支、以及电连接至第一级分支的第二级分支,第二级分支电连接至存储单元组,其中主干和第一级分支布置在印刷电路板中,第二级分支布置在中介层中。

2、应当理解,该内容部分中所描述的内容并非旨在限定本公开的实施例的关键特征或重要特征,也不用于限制本公开的范围。本公开的其它特征将通过以下的描述而变得容易理解。

本文档来自技高网...

【技术保护点】

1.一种存储装置,包括:

2.根据权利要求1所述的存储装置,其中所述中介层(15)包括封装基板,所述第二级分支(122)布置在所述封装基板中。

3.根据权利要求1所述的存储装置,其中所述中介层(15)包括另一印刷电路板,所述第二级分支(122)布置在所述另一印刷电路板中。

4.根据权利要求1所述的存储装置,其中所述存储单元组(13)包括第一存储单元(13-1)、第二存储单元(13-2)、第三存储单元(13-3)和第四存储单元(13-4),所述第一级分支(121)包括第一支线(121-1)和第二支线(121-2),所述第二级分支(122)包括电连接至所述第一支线(121-1)的第一子支线(122-1)和第二子支线(122-2)以及电连接至所述第二支线(121-2)的第三子支线(122-3)和第四子支线(122-4),所述第一子支线(122-1)电连接至所述第一存储单元(13-1),所述第二子支线(122-2)电连接至所述第二存储单元(13-2),所述第三子支线(122-3)电连接至所述第三存储单元(13-3),所述第四子支线(122-4)电连接至所述第四存储单元(13-4)。

5.根据权利要求4所述的存储装置,其中所述中介层(15)为单个中介层。

6.根据权利要求5所述的存储装置,其中所述第一存储单元(13-1)、所述第二存储单元(13-2)、所述第三存储单元(13-3)和所述第四存储单元(13-4)彼此单独布置在所述中介层(15)上。

7.根据权利要求5所述的存储装置,其中所述第一存储单元(13-1)与所述第二存储单元(13-2)被封装成单个封装体,和/或所述第三存储单元(13-3)与所述第四存储单元(13-4)被封装成单个封装体。

8.根据权利要求5所述的存储装置,其中所述第一存储单元(13-1)、所述第二存储单元(13-2)、所述第三存储单元(13-3)和所述第四存储单元(13-4)被封装成单个封装体。

9.根据权利要求4所述的存储装置,其中所述中介层(15)包括第一中介层(15-1)和第二中介层(15-2),所述第一存储单元(13-1)和所述第二存储单元(13-2)布置在所述第一中介层(15-1)上,所述第三存储单元(13-3)和所述第四存储单元(13-4)布置在所述第二中介层(15-2)上。

10.根据权利要求9所述的存储装置,其中所述第一中介层(15-1)和所述第二中介层(15-2)被布置在所述印刷电路板(10)的同一面或不同面上。

11.根据权利要求9所述的存储装置,所述第一存储单元(13-1)和所述第二存储单元(13-2)单独布置在所述第一中介层(15-1)上,和/或所述第三存储单元(13-3)和所述第四存储单元(13-4)单独布置在所述第二中介层(15-2)上。

12.根据权利要求9所述的存储装置,其中所述第一存储单元(13-1)与所述第二存储单元(13-2)被封装成单个封装体,和/或所述第三存储单元(13-3)与所述第四存储单元(13-4)被封装成单个封装体。

13.根据权利要求1所述的存储装置,其中所述中介层(15)包括用于对所述的存储装置的信号进行测试的测试点。

14.根据权利要求1所述的存储装置,还包括:

15.根据权利要求1所述的存储装置,其中所述存储单元组(13)包括多个双倍速率同步动态随机存储器(DDR SDRAM)。

...

【技术特征摘要】

1.一种存储装置,包括:

2.根据权利要求1所述的存储装置,其中所述中介层(15)包括封装基板,所述第二级分支(122)布置在所述封装基板中。

3.根据权利要求1所述的存储装置,其中所述中介层(15)包括另一印刷电路板,所述第二级分支(122)布置在所述另一印刷电路板中。

4.根据权利要求1所述的存储装置,其中所述存储单元组(13)包括第一存储单元(13-1)、第二存储单元(13-2)、第三存储单元(13-3)和第四存储单元(13-4),所述第一级分支(121)包括第一支线(121-1)和第二支线(121-2),所述第二级分支(122)包括电连接至所述第一支线(121-1)的第一子支线(122-1)和第二子支线(122-2)以及电连接至所述第二支线(121-2)的第三子支线(122-3)和第四子支线(122-4),所述第一子支线(122-1)电连接至所述第一存储单元(13-1),所述第二子支线(122-2)电连接至所述第二存储单元(13-2),所述第三子支线(122-3)电连接至所述第三存储单元(13-3),所述第四子支线(122-4)电连接至所述第四存储单元(13-4)。

5.根据权利要求4所述的存储装置,其中所述中介层(15)为单个中介层。

6.根据权利要求5所述的存储装置,其中所述第一存储单元(13-1)、所述第二存储单元(13-2)、所述第三存储单元(13-3)和所述第四存储单元(13-4)彼此单独布置在所述中介层(15)上。

7.根据权利要求5所述的存储装置,其中所述第一存储单元(13-1)与所述第二存储单元(13-2)被封装成单个封装体,和/或所述第三存储单元(13-3)与所述...

【专利技术属性】
技术研发人员:梅萌张颖柳琳李继峰王剑
申请(专利权)人:北京有竹居网络技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1