【技术实现步骤摘要】
【国外来华专利技术】
本公开的技术总体上涉及计算设备内的高速通信链路或总线并且尤其涉及移动计算设备中的高速通信链路。
技术介绍
1、计算设备在现代社会中比比皆是，并且更特别地，移动通信设备已经变得越来越普遍。这些移动通信设备的流行部分是由现在在这些设备上启用的许多功能驱动的。此类设备中增加的处理能力意味着移动通信设备已经从纯粹的通信工具演变成复杂的移动娱乐中心，从而实现增强的用户体验。随着这些设备可用的无数功能的出现，寻找降低功耗的方法的压力越来越大。降低功耗的一种方法是使电路和通信链路进入休眠状态或改变通信链路的占空比。降低通信链路的占空比带来了自身的挑战。
技术实现思路
1、具体实施方式中公开的方面包括具有自对准加扰的高速通信链路。在发送加扰信号的通信链路中(例如，为了降低串扰或电磁干扰(emi))，从设备或远程设备可以通过最初检测未加扰的前导码符号并且更特别地检测未加扰的前导码符号的边缘来进行自对准。基于检测到的边缘，可以通过将重复模式与已经通过通信链路接收到的候选加扰序列进行比较来测试重复模式(诸如idle符号)的后续加扰数据来进行精细对准调整。该比较可以使用异或(xor)电路来对一些位执行xor运算以导出用于测试剩余位的匹配的加扰器种子。如果存在匹配，则已经检测到加扰器种子和帧对准，并且实现了对准。此对准方法非常适合帮助短占空比符号保持对准，这有助于节省功率并且保持低延迟。
2、在该方面，在一个方面，公开了一种设备。该设备包括物理层(phy)，其被配置为耦合到通信链路并且从其接收信
3、在另一方面，公开了一种主机。该主机包括被配置为耦合到通信链路并且在其上发送信号的phy。主机还包括加扰器电路。主机还包括控制电路。控制电路被配置为使用多个未加扰的前导码符号来组装信号，随后使用加扰器电路来组装第二多个加扰的已知符号。控制电路还被配置为通过phy在通信链路上向设备发送信号。
4、在另一个方面，公开了一种计算设备。该计算设备包括串行通信链路。该计算设备还包括主机。主机包括耦合到串行通信链路并且被配置为在其上发送信号的主机phy。主机还包括加扰器电路。主机还包括控制电路。控制电路被配置为使用多个未加扰的前导码符号来组装信号，随后使用加扰器电路来组装第二多个加扰的已知符号。控制电路还被配置为通过主机phy在串行通信链路上向设备发送信号。该计算设备还包括设备。该设备包括耦合到串行通信链路并且被配置为从其接收信号的设备phy。该设备还包括对准电路，该对准电路耦合到设备phy。该设备还包括控制电路。控制电路被配置为使得对准电路检测多个未加扰的前导码符号的未加扰的前导码符号的可能边缘。控制电路还被配置为基于可能边缘的位置来检查第二多个加扰的已知符号的加扰的已知符号的用于加扰器种子和对准。控制电路还被配置为基于检查加扰的已知符号来进行对准。
5、在另一方面，公开了一种用于对准耦合到通信链路的设备的方法。该方法包括接收多个未加扰的前导码符号。该方法还包括检测多个未加扰的前导码符号的一个未加扰的前导码符号的边缘。该方法还包括基于该边缘，针对加扰的已知符号的未加扰版本来测试加扰的已知符号以导出加扰器种子。该方法还包括使用加扰器种子来测试加扰的已知符号的一部分。
本文档来自技高网...【技术保护点】
1.一种设备，包括：
2.根据权利要求1所述的设备，其中所述设备包括收发器集成电路(IC)。
3.根据权利要求1所述的设备，其中所述PHY包括通用串行总线(USB)PHY。
4.根据权利要求1所述的设备，其中所述PHY包括快速外围部件互连(PCIE)PHY。
5.根据权利要求1所述的设备，其中所述PHY包括DIGRF PHY。
6.根据权利要求1所述的设备，其中所述PHY包括QLINK PHY。
7.根据权利要求1所述的设备，其中所述PHY包括高速串行PHY。
8.根据权利要求1所述的设备，其中所述对准电路包括异或(XOR)电路，所述异或电路被配置为利用所述加扰的已知符号的未加扰版本对所述可能边缘处的所述接收信号的一部分执行异或运算。
9.根据权利要求8所述的设备，其中所述对准电路被配置为：基于利用所述加扰的已知符号的所述未加扰版本对所述可能边缘处的所述接收信号的所述一部分的所述异或运算，确定可能的加扰器种子。
10.根据权利要求9所述的设备，其中所述对准电路被配置为使用所
11.根据权利要求1所述的设备，其中所述控制电路还被配置为通过所述PHY接收所述接收信号，并且所述接收信号包括所述对准部分、传送部分和进入休眠部分。
12.根据权利要求1所述的设备，其中所述接收信号包括所述对准部分并且所述对准部分包括：
13.根据权利要求12所述的设备，其中包含所述未加扰的前导码符号的所述前导码部分包含多个未加扰的前导码符号。
14.根据权利要求12所述的设备，其中包含所述加扰的已知符号的所述加扰部分包含多个加扰的已知符号。
15.根据权利要求12所述的设备，其中所述控制电路被配置为在接收到所述接收信号之前处于休眠模式。
16.一种主机，包括：
17.根据权利要求16所述的主机，其中所述主机包括调制解调器。
18.根据权利要求16所述的主机，其中所述PHY包括高速串行PHY。
19.根据权利要求16所述的主机，其中所述加扰器电路具有二十三(23)位的宽度。
20.根据权利要求16所述的主机，其中所述多个未加扰的前导码符号中的前导码符号是十六(16)位。
21.根据权利要求16所述的主机，其中所述多个未加扰的前导码符号中的前导码符号是1111_1111_0000_0000。
22.根据权利要求16所述的主机，其中所述第二多个加扰的已知符号中的已知符号是四十(40)位。
23.一种计算设备，包括：
24.根据权利要求20所述的计算设备，其中所述串行通信链路包括QLINK总线。
25.一种用于将耦合到通信链路的设备进行对准的方法，所述方法包括：
26.根据权利要求25所述的方法，还包括：在接收所述多个未加扰的前导码符号之后，接收所述多个加扰的已知符号。
27.根据权利要求26所述的方法，还包括：在接收所述多个加扰的已知符号之后，接收信号的传送部分。
28.根据权利要求25所述的方法，还包括：在接收所述多个未加扰的前导码符号之前，从休眠模式中唤醒。
29.根据权利要求25所述的方法，其中接收所述多个未加扰的前导码符号包括接收具有十六(16)位的符号。
30.根据权利要求29所述的方法，其中接收具有16位的所述符号包括接收包括1111_1111_0000_0000的符号。
...【技术特征摘要】
【国外来华专利技术】
1.一种设备，包括：
2.根据权利要求1所述的设备，其中所述设备包括收发器集成电路(ic)。
3.根据权利要求1所述的设备，其中所述phy包括通用串行总线(usb)phy。
4.根据权利要求1所述的设备，其中所述phy包括快速外围部件互连(pcie)phy。
5.根据权利要求1所述的设备，其中所述phy包括digrf phy。
6.根据权利要求1所述的设备，其中所述phy包括qlink phy。
7.根据权利要求1所述的设备，其中所述phy包括高速串行phy。
8.根据权利要求1所述的设备，其中所述对准电路包括异或(xor)电路，所述异或电路被配置为利用所述加扰的已知符号的未加扰版本对所述可能边缘处的所述接收信号的一部分执行异或运算。
9.根据权利要求8所述的设备，其中所述对准电路被配置为：基于利用所述加扰的已知符号的所述未加扰版本对所述可能边缘处的所述接收信号的所述一部分的所述异或运算，确定可能的加扰器种子。
10.根据权利要求9所述的设备，其中所述对准电路被配置为使用所述接收信号的第二部分来测试所述可能的加扰器种子。
11.根据权利要求1所述的设备，其中所述控制电路还被配置为通过所述phy接收所述接收信号，并且所述接收信号包括所述对准部分、传送部分和进入休眠部分。
12.根据权利要求1所述的设备，其中所述接收信号包括所述对准部分并且所述对准部分包括：
13.根据权利要求12所述的设备，其中包含所述未加扰的前导码符号的所述前导码部分包含多个未加扰的前导码符号。
14.根据权利要求12所述的设备，其中包含所述加扰的已知符号的所述加扰部分包含多个加扰的已知符号。
<...【专利技术属性】
技术研发人员：T·R·本陈，S·格莱弗，L·阿玛里利奥，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。