【技术实现步骤摘要】
本专利技术涉及芯片设计，特别是涉及一种基于芯片的寄存器访问系统。
技术介绍
1、随着芯片的规模越来越大，芯片中集成的功能模块也越来越多，每个功能模块由寄存器和组合逻辑电路组成。目前，同一功能模块的寄存器的物理位置有两种情况，第一种：同一模块的所有寄存器分别散落在使用的位置，寄存器的位置分布比较分散。第二种：同一模块中的所有寄存器和逻辑模块完全分开，所有模块的所有寄存器集中的放置在同一个区域中。
2、对于上述两种方式，其中，第一种方式，使用逻辑简单，但是配置逻辑复杂。其中，第二种方式，其配置逻辑简单，但使用逻辑复杂。无论是配置逻辑复杂还是使用逻辑复杂，复杂的逻辑都会导致布局布线复杂，复杂的布局布线会导致很多问题，如功能模块占用的物理面积增加、芯片的性能降低以及功耗增加等。特别是对于超大规模的芯片，因为超大规模的芯片中包括非常多的功能模块，如果采用上述两种方式，超大规模芯片的布局布线会更加复杂。因此，亟需一种能够使布局布线更加灵活可调的寄存器访问系统。
技术实现思路
1、针对上述技术问题，本专利技术采用的技术方案为：一种基于芯片的寄存器访问系统，所述系统包括：寄存器访问接口rsc、配置头单元dch、n条寄存器链路{pcc1,pcc2,…,pcci,…,pccn}，其中，pcci为第i条寄存器链路，i的取值范围为1到n；
2、pcci包括依次顺序连接的m(i)个路由配置模块dcr和m(i)个功能模块pri，其中dcr={dcri,1,dcri,2,…,dcri,j
3、pri中每个功能模块绑定一个路由配置模块；其中，prii,j包括寄存器组，所述寄存器组中的多个寄存器的物理位置集中配置到dcri,j周围的指定区域内，且dcri,j的物理位置配置在prii,j周围指定的区域内，得到绑定的prii,j和dcri,j。
4、其中，dch用于将rsc接收到的读写请求分发给不同的寄存器链路；dcri,j用于转发读写请求并访问prii,j中的寄存器组。
5、本专利技术至少具有以下有益效果：
6、本专利技术提供了一种基于芯片的寄存器访问系统，该访问系统包括寄存器访问接口rsc、配置头单元dch、n条寄存器链路，每条寄存器链路包括多个路由配置模块和功能模块，其中功能模块的多个寄存器的物理位置集中的配置到路由配置模块周围的指定区域内，该系统的布局布线灵活可调，能够降低功能模块所占用的面积、提高芯片的性能，降低芯片的功耗。
本文档来自技高网...【技术保护点】
1.一种基于芯片的寄存器访问系统，其特征在于，所述系统包括：寄存器访问接口RSC、配置头单元DCH、N条寄存器链路{PCC1,PCC2,…,PCCi,…,PCCN}，其中，PCCi为第i条寄存器链路，i的取值范围为1到N；
2.根据权利要求1所述的系统，其特征在于，在相邻的路由配置模块之间插入中继器repeater，插入repeater的步骤包括：在相邻的路由配置模块之间插入预设repeater，判断相邻路由配置模块是否存在时序违例，若存在，则插入一个repeater，并再次判断是否存在时序违例，以此类推；否则，完成repeater的插入。
3.根据权利要求1所述的系统，其特征在于，所述寄存器链路中每个功能模块具有唯一的身份标识，读写请求中携带的信息还包括待访问的目标功能模块的唯一身份标识。
4.根据权利要求3所述的系统，其特征在于，当读写请求中不包括待访问的目标功能模块的唯一身份标识时，对读写寄存器链路中所有的功能模块执行相应的读写操作。
5.根据权利要求1所述的系统，其特征在于，所述PRIi,j的寄存器组中每个寄存器具有唯一的编
6.根据权利要求1所述的系统，其特征在于，读写请求中携带的信息包括目的地址，目的地址的高位用于配置待访问的寄存器链路的地址。
7.根据权利要求6所述的系统，其特征在于，当N为大于0小于等于2的整数时，所述目的地址的最高地址位为寄存器链路的地址。
8.根据权利要求1所述的系统，其特征在于，PRIi,j的寄存器组包括H种不同类型的寄存器，H≥1。
9.根据权利要求1所述的系统，其特征在于，当寄存器访问接口RSC接收到读写请求时，在配置头单元DCH中确定目标寄存器链路PCCr，其中r的取值范围为1到N；读写请求按照PCCr中路由配置模块的顺序依次访问每个功能模块；其中，PCCr中第t个路由配置模块DCRr,t判断读写请求中携带的目标地址是否为当前访问的第t个功能模块PRIr,t的地址，其中，t≥1；若是，读写请求通过DCRr,t访问PRIr,t中的寄存器组；否则，不允许访问。
10.根据权利要求1所述的系统，其特征在于，DCH还用于根据RSC接收到的读写请求确定读写模式，所述读写请求中携带的信息包括读写模式标志位。
...【技术特征摘要】
1.一种基于芯片的寄存器访问系统，其特征在于，所述系统包括：寄存器访问接口rsc、配置头单元dch、n条寄存器链路{pcc1,pcc2,…,pcci,…,pccn}，其中，pcci为第i条寄存器链路，i的取值范围为1到n；
2.根据权利要求1所述的系统，其特征在于，在相邻的路由配置模块之间插入中继器repeater，插入repeater的步骤包括：在相邻的路由配置模块之间插入预设repeater，判断相邻路由配置模块是否存在时序违例，若存在，则插入一个repeater，并再次判断是否存在时序违例，以此类推；否则，完成repeater的插入。
3.根据权利要求1所述的系统，其特征在于，所述寄存器链路中每个功能模块具有唯一的身份标识，读写请求中携带的信息还包括待访问的目标功能模块的唯一身份标识。
4.根据权利要求3所述的系统，其特征在于，当读写请求中不包括待访问的目标功能模块的唯一身份标识时，对读写寄存器链路中所有的功能模块执行相应的读写操作。
5.根据权利要求1所述的系统，其特征在于，所述prii,j的寄存器组中每个寄存器具有唯一的编号，所述读写请求中还...
【专利技术属性】
技术研发人员：郭文龙，丛高建，赵小华，李小龙，
申请(专利权)人：沐曦集成电路南京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。