System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及电子信息,尤其是一种ds-ss信号低复杂度级联型dmf-ddc相关峰提取方法。
技术介绍
1、由于ds-ss信号、ds/fh-ss信号具有非常强的抗干扰能力,因此在现代军事通信中被广泛应用。ds-ss信号的一个最大特点就是将低速率信息比特与特定的高速率伪噪声序列相乘,相乘后的信号带宽较相乘前扩展许多,这样就导致信号功率谱非常低,使其能隐藏在噪声中完成信息传输。在接收端需要用同样的伪噪声序列与ds-ss信号相乘,来完成ds-ss信号的解扩,而相关峰提取是实现ds-ss信号解扩的关键步骤。
2、ds-ss信号的相关峰值提取一般有两种方法:一种是利用相关器来进行串行搜索,该方法思路简单,硬件实现复杂度低,但同步捕获时间较长,且必须有跟踪环路来保持和优化同步过程。另外一种是利用匹配滤波器来实现对扩频输入数据的并行捕获,该方法捕获非常快,可在一个pn码周期内实现同步,但硬件复杂度随着pn码长度而线性增加。
3、根据性能指标要求,在ds-ss信号相关峰值提取方法上采用匹配滤波器来实现,为解决该方法硬件资源耗费巨大的缺点,提出了一种ds-ss信号低复杂度级联型dmf-ddc相关峰提取方法。
技术实现思路
1、本专利技术的目的是针对现有中频dmf实现复杂度较高的问题,提出一种ds-ss信号低复杂度级联型dmf-ddc相关峰提取方法,该方法将dmf和dcc结合起来共同设计,将经典匹配滤波过程分为pn码片匹配和chip内匹配两个过程,从而在保持ds-ss信号相关峰
2、本专利技术通过下述技术方案实现:
3、一种直扩信号低复杂度级联型dmf-ddc相关峰提取方法,包括以下步骤:
4、步骤1:将中频模拟信号送入模数转换器adc中进行采样,输出采样后的中频扩频数字信号;
5、步骤2:将中频扩频数字信号送入级联型dmf-ddc模块进行处理;级联型dmf-ddc由三个部分组成:第一部分为码片匹配,实现对扩频数据的单倍采样匹配;第二部分为ddc处理,实现对码片匹配后输出数据的下变频运算;第三部分为chip匹配,分别实现对ddc输出同相和正交两路数据的累加求和。
6、步骤2.1:码片匹配:具体为中频扩频数据首先在采样时钟控制下依次进入一个长度为n×m的移位寄存器组中,该移位寄存器组每隔m个间隔有一个抽头分别和本地的pn码进行相乘(异或)运算,完成单采样的码片匹配。
7、步骤2.2:数字下变频处理:对码片匹配后输出数据的下变频运算,具体为将码片匹配后的输出数据分别与同相和正交支路的本地载波进行乘法运算,从而完成对码片输出值的下变频运算,输出基带成分和二次谐波分量;
8、步骤2.3:chip匹配:将同相和正交两路数字下变频运算结果分别送入一个m阶的移位寄存器中,各级寄存器输出并行相加,进而完成chip匹配;
9、步骤3:低通滤波:对chip匹配后输出的同相和正交两支路的相关值分别送往低通滤波器滤除由ddc产生的二次谐波成分,完成匹配滤波。
10、本专利技术相比于现有技术具有如下优势:
11、本专利技术通过将dmf和ddc结合起来共同设计,将经典匹配滤波过程分为pn码片匹配和chip内匹配两个级联过程,在保持ds-ss信号相关峰提取效率不变的基础上,极大降低硬件实现复杂度。通过对该专利技术进行理论分析、计算机仿真以及fpga实现验证了该专利技术的可行性。
本文档来自技高网...【技术保护点】
1.一种直扩信号低复杂度级联型DMF-DDC相关峰提取方法,其特征在于:包括以下步骤:
2.根据权利要求1所述的一种直扩信号低复杂度级联型DMF-DDC相关峰提取方法,其特征在于:当通过载波跟踪环实现本地载波与中频输入载波同步后,式(6)将为0,由于本地载波和中频输入载波的相位相差很小,因此式(5)中的cos(sm-s′m)可按照等于1;两路相关值的模值和某一门限比较,从而提取出相关峰时刻,实现PN码的初始同步。
【技术特征摘要】
1.一种直扩信号低复杂度级联型dmf-ddc相关峰提取方法,其特征在于:包括以下步骤:
2.根据权利要求1所述的一种直扩信号低复杂度级联型dmf-ddc相关峰提取方法,其特征在于:当通过载波跟踪环实现本...
【专利技术属性】
技术研发人员:王玉军,郭建新,孟繁克,刘辉,常乐,
申请(专利权)人:西安睿奥电磁环境科技有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。