约瑟夫森结制备方法及系统技术方案

技术编号:40072419 阅读:23 留言:0更新日期:2024-01-17 00:23
本申请关于一种约瑟夫森结制备方法及系统,涉及微纳加工技术领域。该方法包括:通过纳米压印的方式在基板上制备电路结构;电路结构包括第一引线、第二引线、以及外围电路;在基板上制备基于光刻胶的底切结构;底切结构为条形结构,第一区域和第二区域具有上层光刻胶且下层镂空;第二区域为底切结构的开孔区域;在第二引线上未被光刻胶覆盖的表面制备氧化层;按照从第一区域到第二区域的方向倾斜蒸镀第一超导层,获得约瑟夫森结;按照从第二区域到第一区域的方向倾斜蒸镀第二超导层。本方案可以避免引入寄生结,从而提高量子比特组件的退相干性,进而提高量子计算器件的性能。

【技术实现步骤摘要】

本申请涉及微纳加工,特别涉及一种约瑟夫森结制备方法及系统


技术介绍

1、约瑟夫森结是目前常用的量子比特结构,其可以通过特殊设计的光刻胶结构进行制备。

2、在相关技术中,可以利用电子束曝光的方法在基底表面的双层电子束光刻胶上做出含有底切的多兰桥光刻胶结构图形,然后采用先倾斜镀超导金属膜,然后氧化形成绝缘层,再垂直蒸镀超导金属膜的双倾角蒸镀方法制备出约瑟夫森结。

3、然后,上述制备约瑟夫森结的方案中,会在制备完成的量子比特组件中引入多余的约瑟夫森结(也称为寄生结),从而影响量子比特组件的相干性。


技术实现思路

1、本申请实施例提供了一种约瑟夫森结制备方法及系统,可以避免引入寄生结,提高量子比特组件的退相干性,该技术方案如下。

2、一方面,提供了一种约瑟夫森结制备方法,所述方法包括:

3、通过纳米压印的方式在基板上制备电路结构;所述电路结构包括第一引线、第二引线、以及分别与所述第一引线和所述第二引线相连的外围电路;所述第一引线、所述第二引线以及所述外围电路为一体结构本文档来自技高网...

【技术保护点】

1.一种约瑟夫森结制备方法,其特征在于,所述方法包括:

2.根据权利要求1所述的方法,其特征在于,所述底切结构还包括第四区域;所述第四区域为所述底切结构的开孔区域;所述第二区域位于所述第三区域和所述第四区域之间。

3.根据权利要求2所述的方法,其特征在于,所述第二区域的长度大于所述第一区域的长度,且所述第二引线中被所述第二区域覆盖的部分,位于所述第二区域中靠近所述第三区域的一侧。

4.根据权利要求1至3任一所述的方法,其特征在于,所述在所述第二引线上未被光刻胶覆盖的表面制备氧化层,包括:

5.根据权利要求4所述的方法,其特征在于,所述按照从...

【技术特征摘要】

1.一种约瑟夫森结制备方法,其特征在于,所述方法包括:

2.根据权利要求1所述的方法,其特征在于,所述底切结构还包括第四区域;所述第四区域为所述底切结构的开孔区域;所述第二区域位于所述第三区域和所述第四区域之间。

3.根据权利要求2所述的方法,其特征在于,所述第二区域的长度大于所述第一区域的长度,且所述第二引线中被所述第二区域覆盖的部分,位于所述第二区域中靠近所述第三区域的一侧。

4.根据权利要求1至3任一所述的方法,其特征在于,所述在所述第二引线上未被光刻胶覆盖的表面制备氧化层,包括:

5.根据权利要求4所述的方法,其特征在于,所述按照从所述第二区域到所述第一区域的方向倾斜进行离子刻蚀的时长为2分钟,刻蚀功率为200瓦。

6.根据权利要求4所述的方法,其特征在于,所述氧化腔内压力为4托尔;所述基板在所述氧化腔内的氧化时长为1000至2000秒。

7.根据权利要求1至3任一所述的方法,其特征在于,所述在所述第二引线上未被光刻胶覆盖的表面制备氧化层之前,还包括:

【专利技术属性】
技术研发人员:李登峰张文龙戴茂春卜坤亮
申请(专利权)人:腾讯科技深圳有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1