一种基于基本门电路的低功耗全加器制造技术

本技术公开了一种基于基本门电路的低功耗全加器，属于数字电子技术领域，用于解决现有的全加器电路不能同时兼顾高运算精度、低制作成本以及低功耗的技术问题。所述全加器包括全加器逻辑电路，全加器逻辑电路包括第一输入端、第二输入端、第三输入端、第一或门电路、第二或门电路、第三或门电路、第一与门电路、第二与门电路、第三与门电路、第四与门电路、第五与门电路、第一非门电路、第二非门电路、第一输出端以及第二输出端。仅使用十个基本门实现了全加器电路，低于现有全加器中所用的基本门数量，在未牺牲运算精度的前提下减少了基本门的使用数量，提供了一种性能高、体积小、成本低、功耗低的全加器。

【技术实现步骤摘要】

本申请涉及数字电子，尤其涉及一种基于基本门电路的低功耗全加器。

技术介绍

1、随着各种移动设备终端的功能体验不断丰富和发展，工业领域对于数字集成芯片设计的要求已经从追求高性能和小体积，转变为对性能、体积、成本和功耗的综合要求。数字集成芯片中，大部分的算术电路都离不开全加器的应用，现有的全加器电路通常是由多个异或门、或非门等复合门电路相互连接构成，一个复合门电路又是由多个基本门构成，导致现有全加器电路中采用的基本门电路数量较多。

2、例如，在申请号为201210246287.7的中国专利申请中，提出了一种高性能全加器运算单元电路，该电路共由9个或非门构成，根据公知常识可知，一个或非门是由一个或门和一个非门连接构成，因此，该电路由18个基本门构成，相应的晶体管需求数量也较多，导致全加器运行功耗较大、生产成本高，且运算速度较慢。

3、随着技术的进步，在申请号为201910873564.9的中国专利申请中，又提出了一种高性能近似全加器门级单元，此方案中的近似全加器门级单元虽然只由三个或非门构成，但却通过牺牲精确度以实现全加器的低功耗性能，只本文档来自技高网...

【技术保护点】

1.一种基于基本门电路的低功耗全加器，包括全加器逻辑电路，其特征在于，所述全加器逻辑电路包括第一输入端(1)、第二输入端(2)、第三输入端(3)、第一或门电路(4)、第二或门电路(5)、第三或门电路(6)、第一与门电路(7)、第二与门电路(8)、第三与门电路(9)、第四与门电路(10)、第五与门电路(11)、第一非门电路(12)、第二非门电路(13)、第一输出端(14)以及第二输出端(15)；

2.根据权利要求1所述的一种基于基本门电路的低功耗全加器，其特征在于，在所述第一异或门电路中，

3.根据权利要求1所述的一种基于基本门电路的低功耗全加器，其特征在于，在所述...

【技术特征摘要】

1.一种基于基本门电路的低功耗全加器，包括全加器逻辑电路，其特征在于，所述全加器逻辑电路包括第一输入端(1)、第二输入端(2)、第三输入端(3)、第一或门电路(4)、第二或门电路(5)、第三或门电路(6)、第一与门电路(7)、第二与门电路(8)、第三与门电路(9)、第四与门电路(10)、第五与门电路(11)、第一非门电路(12)、第二非门电路(1...

【专利技术属性】
技术研发人员：李志恒，杨旸，
申请(专利权)人：李志恒，
类型：新型
国别省市：