【技术实现步骤摘要】
本专利技术属于半导体，尤其涉及一种基于氮化镓垂直堆叠的异质cfet及制备方法。
技术介绍
1、互补场效应晶体管(complementary field-effect transistors，fets)是一种集成电路元件，通过垂直叠放n型和p型场效应晶体管，有助于提高集成电路的面积效率，与传统布局相比，这种配置可以减少约50％的面积，因此可用于进一步增加集成电路中的器件密度。硅基晶体管的尺寸缩放最终接近基本极限，伴随着静电、过度漏电和迁移率下降的问题。而传统氮化镓基cfet存在电子/空穴迁移率失配的补偿和阈值电压(vth)调谐等问题，大多为水平布局器件，器件面积较大，功耗较大且器件集成度较低，工艺也相对复杂。
技术实现思路
1、本专利技术的技术目的在于提供一种基于氮化镓垂直堆叠的异质cfet及制备方法，通过垂直堆叠gan nmos和2d pfet场效应晶体管，提高了集成电路的面积利用率，利用2d半导体的迁移率和阈值电压vth可协调性，使得氮化镓nmos和2d p-fet具有良好的匹配率，功耗更低且电压增益高，且工艺与传统硅微加工工艺兼容。
2、为解决上述技术问题，本专利技术是这样实现的，提供一种基于氮化镓垂直堆叠的异质cfet，包括自底部朝顶部依次结合的衬底层、p-gan外延层、绝缘介电层和p沟道二维材料层，所述p-gan外延层的靠近顶侧处横向间隔设置有gan nmos源极n+有源区和gan nmos漏极n+有源区，所述绝缘介电层的中部设有cfet公共栅极以及连接于所述g
3、进一步地，所述衬底层采用硅单晶衬底，厚度为0.5-1.5mm；
4、所述p-gan外延层厚度为3-5um，使用mg作为掺杂剂，掺杂浓度为2×1016～5×1016cm-3。
5、进一步地，所述gan nmos源极n+有源区和所述gan nmos漏极n+有源区使用硅离子注入，注入深度为150-200nm，掺杂浓度为1×1018cm-3-8×1018cm-3。
6、进一步地，所述绝缘介电层采用al2o3，采用等离子体增强化学气相沉积(pecvd)或原子层沉积(ald)方法沉积；
7、所述p沟道二维材料层，厚度为1-2nm，使用化学气相沉积生长或湿法转移或干法转移工艺形成。
8、进一步地，所述cfet共用漏极中，gan nmos端采用ti/au，厚度分别为25nm和75nm，连接段及2d fet端采用au，厚度为40nm；
9、所述cfet公共栅极，采用ni/au，厚度均为25nm；
10、所述2d pfet源极，使用热蒸发、磁控溅射或电子束蒸发方法蒸镀au，厚度为40-60nm；
11、所述gan nmos源极，使用热蒸发、磁控溅射或电子束蒸发方法蒸镀ti/au，厚度为25nm/75nm。
12、进一步地，所述p沟道二维材料层采用v掺杂的wse2、wse2；rese2；nb、ta掺杂的mos2；nb、ta、w掺杂的res2；sb掺杂的ln2se3中的一种。
13、进一步地，提供一种基于氮化镓垂直堆叠的异质cfet的制备方法，其特征在于，包括如下步骤：
14、准备衬底层，在所述衬底层的顶侧生长p-gan外延层；
15、离子注入所述p-gan外延层的顶侧形成横向间隔的gan nmos源极n+有源区和gannmos漏极n+有源区；
16、制备gan nmos源极和gan nmos漏极；
17、在所述p-gan外延层的顶侧生长形成包覆所述gan nmos源极以及所述gan nmos漏极的绝缘介电层，该过程中，在所述gan nmos源极和所述gan nmos漏极之间制备结合于所述绝缘介电层的cfet公共栅极；
18、在所述绝缘介电层顶侧形成p沟道二维材料层；
19、形成结合于所述绝缘介电层顶侧且覆盖所述p沟道二维材料层横向方向的两端的cfet共用漏极和2d pfet源极，所述cfet共用漏极电连接于所述gan nmos漏极。
20、进一步地，所述准备衬底层，在所述衬底层的顶侧生长p-gan外延层，包括：
21、准备si单晶衬底；
22、利用氢化物气相外延或有机化学气相沉积在硅衬底顶侧生长3-5μm mg掺杂的p-gan外延层，掺杂浓度为2×1016～5×1016cm-3；
23、所述离子注入所述p-gan外延层的顶侧形成横向间隔的gan nmos源极n+有源区和gan nmos漏极n+有源区，包括：
24、在所述p-gan外延层的顶侧横向间隔的两个区域使用离子注入掺入si，注入深度为150-200nm，掺杂浓度为1×1017cm-3-8×1018cm-3，形成所述gan nmos源极n+有源区和所述gan nmos漏极n+有源区；
25、所述制备gan nmos源极和gan nmos漏极，包括：
26、使用光刻工艺暴露源极图案和漏极图案，所述源极图案正对所述gan nmos源极n+有源区，所述漏极图案正对所述gan nmos漏极n+有源区；
27、用热蒸发、磁控溅射或电子束蒸发方法蒸镀金属膜，去胶后在650℃、n2环境下退火，形成分别连接于所述gan nmos源极n+有源区和所述gan nmos漏极n+有源区的gan nmos源极和gan nmos漏极。
28、进一步地，所述在所述p-gan外延层的顶侧生长形成包覆所述gan nmos源极以及所述gan nmos漏极的绝缘介电层，该过程中，在所述gan nmos源极和所述gan nmos漏极之间制备结合于所述绝缘介电层的cfet公共栅极，包括：
29、利用等离子体增强化学气相沉积或原子层沉积方法在所述p-gan外延层的顶侧生长20nm al2o3；
30、采用光刻工艺阻挡al2o3的顶侧表面且暴露在所述gan nmos源极和所述gan nmos漏极之间的区域，在暴露的区域使用热蒸发、磁控溅射或电子束蒸发方法蒸镀金属膜形成所述cfet公共栅极；
31、去胶后，继续使用等离子体增强化学气相沉积或原子层沉积方法再生长20nmal2o3，形成所述绝缘介电层；
32、之后，还包括步骤：
33、采用光刻和icp蚀刻去除漏极上方区域的氧化铝，暴露出漏极图案，然后在氧化铝的刻蚀区域蒸镀填充厚度与刻蚀深度一致的au。
34、进一步地，所述在所述绝缘介电层顶侧形成p沟道二维材料层，包括：
35、本文档来自技高网...
【技术保护点】
1.一种基于氮化镓垂直堆叠的异质CFET，其特征在于，包括自底部朝顶部依次结合的衬底层、p-GaN外延层、绝缘介电层和P沟道二维材料层，所述p-GaN外延层的靠近顶侧处横向间隔设置有GaN NMOS源极N+有源区和GaN NMOS漏极N+有源区，所述绝缘介电层的中部设有CFET公共栅极以及连接于所述GaN NMOS源极N+有源区的GaN NMOS源极，所述异质CFET还包括穿过所述绝缘介电层、底端连接于所述GaN NMOS漏极N+有源区且顶端露出于所述绝缘介电层的顶面的CFET共用漏极，所述异质CFET还包括结合于所述绝缘介质层的顶侧的2DPFET源极，所述CFET共用漏极和所述2D PFET源极分别覆盖所述P沟道二维材料层横向方向的两端。
2.根据权利要求1所述的基于氮化镓垂直堆叠的异质CFET，其特征在于，所述衬底层采用硅单晶衬底，厚度为0.5-1.5mm；
3.根据权利要求1所述的基于氮化镓垂直堆叠的异质CFET，其特征在于，所述GaN NMOS源极N+有源区和所述GaN NMOS漏极N+有源区使用硅离子注入，注入深度为150-200nm，掺杂浓度为
4.根据权利要求1所述的基于氮化镓垂直堆叠的异质CFET，其特征在于，所述绝缘介电层采用Al2O3，采用等离子体增强化学气相沉积(PECVD)或原子层沉积(ALD)方法沉积；
5.根据权利要求1所述的基于氮化镓垂直堆叠的异质CFET，其特征在于，所述CFET共用漏极中，GaN NMOS端采用Ti/Au，厚度分别为25nm和75nm，连接段及2D FET端采用Au，厚度为40nm；
6.根据权利要求5所述的基于氮化镓垂直堆叠的异质CFET，其特征在于，所述P沟道二维材料层采用V掺杂的WSe2、WSe2；ReSe2；Nb、Ta掺杂的MoS2；Nb、Ta、W掺杂的ReS2；Sb掺杂的ln2Se3中的一种。
7.一种基于氮化镓垂直堆叠的异质CFET的制备方法，其特征在于，包括如下步骤：
8.根据权利要求7所述的制备方法，其特征在于，所述准备衬底层，在所述衬底层的顶侧生长p-GaN外延层，包括：
9.根据权利要求7所述的制备方法，其特征在于，所述在所述p-GaN外延层的顶侧生长形成包覆所述GaN NMOS源极以及所述GaN NMOS漏极的绝缘介电层，该过程中，在所述GaNNMOS源极和所述GaN NMOS漏极之间制备结合于所述绝缘介电层的CFET公共栅极，包括：
10.根据权利要求8所述的制备方法，其特征在于，所述在所述绝缘介电层顶侧形成P沟道二维材料层，包括：
...【技术特征摘要】
1.一种基于氮化镓垂直堆叠的异质cfet，其特征在于，包括自底部朝顶部依次结合的衬底层、p-gan外延层、绝缘介电层和p沟道二维材料层，所述p-gan外延层的靠近顶侧处横向间隔设置有gan nmos源极n+有源区和gan nmos漏极n+有源区，所述绝缘介电层的中部设有cfet公共栅极以及连接于所述gan nmos源极n+有源区的gan nmos源极，所述异质cfet还包括穿过所述绝缘介电层、底端连接于所述gan nmos漏极n+有源区且顶端露出于所述绝缘介电层的顶面的cfet共用漏极，所述异质cfet还包括结合于所述绝缘介质层的顶侧的2dpfet源极，所述cfet共用漏极和所述2d pfet源极分别覆盖所述p沟道二维材料层横向方向的两端。
2.根据权利要求1所述的基于氮化镓垂直堆叠的异质cfet，其特征在于，所述衬底层采用硅单晶衬底，厚度为0.5-1.5mm；
3.根据权利要求1所述的基于氮化镓垂直堆叠的异质cfet，其特征在于，所述gan nmos源极n+有源区和所述gan nmos漏极n+有源区使用硅离子注入，注入深度为150-200nm，掺杂浓度为1×1018cm-3-8×1018cm-3。
4.根据权利要求1所述的基于氮化镓垂直堆叠的异质cfet，其特征在于，所述绝缘介电层采用al2o...
【专利技术属性】
技术研发人员：刘新科，蒋忠伟，黄烨莹，杨永凯，林锦沛，周杰，黎晓华，贺威，
申请(专利权)人：深圳大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。