【技术实现步骤摘要】
本专利技术属于数字滤波，尤其涉及一种高精度悬丝加速度计数据采集装置及方法。
技术介绍
1、目前惯性导航系统中大多使用mems加速度计和石英加速度计测量舰体加速度参数。目前国内的中高量程mems加速度计精度水平为5mg～10mg(1σ)，不能完全覆盖加速度通道的高测量精度要求；石英加速度计存在抗振能力差的特点。上述加速度计都不能兼顾高频率精度和抗振性强的测量要求。
2、加速度计作为惯性导航系统中的一个能直接测量船舰加速度的惯性测量元件，它的信号采集精度将直接影响着惯性导航系统精度，加速度计信号采集单元最重要的是a/d转换单元。
技术实现思路
1、本专利技术依据惯性导航设备对高分辨率及宽动态范围的加速度计信息采集单元需求，悬丝加速度计与前两种加速度计相比，其最大的特点是具有技术成熟、精度高、可靠性高、环境适应性好等优秀的性能参数。
2、本专利技术分析a/d转换单元的工作原理，选择高精度的ads1281芯片实现悬丝加速度计信号采集电路硬件设计，对于采集电路中各种元器件带来的噪声误差，采取硬件滤波电路、数字滤波处理等方法去减小采集电路的噪声给系统带来的影响，其中，数据读取和数字滤波功能由可编程逻辑器件fpga实现，对采集信号进行适当的滤波，使得采集信号更加完整和精确。
3、针对现有技术的缺陷，本专利技术提出了一种高精度悬丝加速度计数据采集装置及方法，旨在解决现有加速度计对抗振抑制效果差、精度低等无法满足需求的问题；同时基于可编程逻辑器件fpga实现平滑滤
4、本专利技术提出一种高精度悬丝加速度计数据采集装置，包括模拟电路模块、数字电路模块及电源管理电路模块，所述电源管理电路模块为所述数字电路模块和所述模拟电路模块供电，外部模拟信号经过所述模拟电路模块进行模数转换，再将转换后的数字量输出给所述数字电路模块的fpga进行解算；所述模拟电路模块包括悬丝加速度计输出单元、模拟信号调理单元、a/d转换单元，所述悬丝加速度计输出单元输出电流信号，表征输入加速度的大小，所述模拟信号调理单元将三路加速度计输出的电流信号转化为电压信号，并进行放大、驱动、滤波处理，调整到所述a/d转换单元的输入范围，所述a/d转换单元包括ad芯片，将所述模拟信号调理单元输入的电压值进行数字化；所述数字电路模块包括fpga、arm处理器，所述fpga通过spi通信接口实现对所述ad芯片的命令控制、访问寄存器和读取转换。
5、进一步的，所述电源管理电路模块由±15v模拟电源和±5v数字电源组成，其中±15v模拟电源用于给所述模拟电路模块供电，±5v数字电源用于给所述数字电路模块供电。
6、进一步的，所述ad芯片为ads1281芯片。
7、进一步的，三路所述ad芯片共用sclk、din、drdy引脚来实现同步。
8、本专利技术还提出一种应用于前述的一种高精度悬丝加速度计数据采集装置上的采集方法，包括以下步骤：
9、步骤一、fpga配置spi通信接口所需的采样时钟速率和工作模式；
10、步骤二、初始化a/d转换单元，所述fpga通过所述spi通信接口向所述a/d转换单元发送初始化命令，并配置寄存器；
11、步骤三、所述fpga探测ad芯片转换完成标志，若ad芯片转换完成标志到来，则表示ad转换完成；
12、步骤四、所述fpga读取转换结果，转换结果是以32位有符号二进制数形式呈现，fpga收到ad芯片转换完成标志的信号后，通过spi通信接口读取当前转换后的串行数字量，并进行串并转换操作；
13、步骤五、所述fpga连续采集8次转换结果后，做一次8平滑滤波处理；
14、步骤六、arm处理器收到0.5ms中断信号时，从fpga中读取一次8平滑滤波处理后的数字量，并将读取后的数字量转化为实际输入的模拟量电压值。
15、进一步的，在步骤二中，所述初始化命令包括复位ad芯片，所述配置寄存器包括配置片内滤波器的滤波参数、配置采样速率和校准参数。
16、进一步的，所述ad芯片转换完成标志为drdy信号，当检测到drdy信号的下降沿时，则表示一次转换完成。
17、进一步的，在步骤五中，所述fpga随时间先后读取ad转换结果，每读取一次，将本次读取结果和之前的读取结果累加和相加，当读取次数寄存器为8时，将累加和进行平滑，即8次累加然后除以8，结果取整数，处理后的结果存放在寄存器中，等待arm处理器读取。
18、进一步的，重复依次执行步骤三、步骤四、步骤五和步骤六。
19、本专利技术与现有技术相比，具有以下有益效果：
20、1.本专利技术提出一种高精度悬丝加速度计作为加速度的敏感器件，具有技术成熟，精度高，环境适应性好，解决了石英加速度计抗振性差和mems加速度计精度低等问题。
21、2.本专利技术提出一种基于fpga的平滑滤波法处理原始采样数据，解决了因模拟电路实现滤波造成成本高和电路结构复杂等问题，同时有效减轻arm解算的压力。
本文档来自技高网...【技术保护点】
1.一种高精度悬丝加速度计数据采集装置，其特征在于：包括模拟电路模块、数字电路模块及电源管理电路模块，所述电源管理电路模块为所述数字电路模块和所述模拟电路模块供电，外部模拟信号经过所述模拟电路模块进行模数转换，再将转换后的数字量输出给所述数字电路模块的FPGA进行解算；所述模拟电路模块包括悬丝加速度计输出单元、模拟信号调理单元和A/D转换单元，所述悬丝加速度计输出单元输出电流信号，表征输入加速度的大小，所述模拟信号调理单元将三路加速度计输出的电流信号转化为电压信号，并进行放大、驱动、滤波处理，调整到所述A/D转换单元的输入范围，所述A/D转换单元包括AD芯片，将所述模拟信号调理单元输入的电压值进行数字化；所述数字电路模块包括FPGA和ARM处理器，所述FPGA通过SPI通信接口实现对所述AD芯片的命令控制、访问寄存器和读取转换。
2.根据权利要求1所述的一种高精度悬丝加速度计数据采集装置，其特征在于：所述电源管理电路模块由±15V模拟电源和±5V数字电源组成，其中±15V模拟电源用于给所述模拟电路模块供电，±5V数字电源用于给所述数字电路模块供电。
3.根
4.根据权利要求1所述的一种高精度悬丝加速度计数据采集装置，其特征在于：三路所述AD芯片共用SCLK、DIN、DRDY引脚来实现同步。
5.一种应用于权利要求1所述的一种高精度悬丝加速度计数据采集装置上的采集方法，其特征在于，包括以下步骤：
6.根据权利要求5所述的采集方法，其特征在于：在步骤二中，所述初始化命令包括复位AD芯片，所述配置寄存器包括配置片内滤波器的滤波参数、配置采样速率和校准参数。
7.根据权利要求5所述的采集方法，其特征在于：在步骤三中，所述AD芯片转换完成标志为DRDY信号，当检测到DRDY信号的下降沿时，则表示一次转换完成。
8.根据权利要求5所述的采集方法，其特征在于：在步骤五中，所述FPGA随时间先后读取AD转换结果，每读取一次，将本次读取结果和之前的读取结果累加和相加，当读取次数寄存器为8时，将累加和进行平滑，即8次累加然后除以8，结果取整数，处理后的结果存放在寄存器中，等待ARM处理器读取。
9.根据权利要求5所述的采集方法，其特征在于：重复依次执行步骤三、步骤四、步骤五和步骤六。
...【技术特征摘要】
1.一种高精度悬丝加速度计数据采集装置，其特征在于：包括模拟电路模块、数字电路模块及电源管理电路模块，所述电源管理电路模块为所述数字电路模块和所述模拟电路模块供电，外部模拟信号经过所述模拟电路模块进行模数转换，再将转换后的数字量输出给所述数字电路模块的fpga进行解算；所述模拟电路模块包括悬丝加速度计输出单元、模拟信号调理单元和a/d转换单元，所述悬丝加速度计输出单元输出电流信号，表征输入加速度的大小，所述模拟信号调理单元将三路加速度计输出的电流信号转化为电压信号，并进行放大、驱动、滤波处理，调整到所述a/d转换单元的输入范围，所述a/d转换单元包括ad芯片，将所述模拟信号调理单元输入的电压值进行数字化；所述数字电路模块包括fpga和arm处理器，所述fpga通过spi通信接口实现对所述ad芯片的命令控制、访问寄存器和读取转换。
2.根据权利要求1所述的一种高精度悬丝加速度计数据采集装置，其特征在于：所述电源管理电路模块由±15v模拟电源和±5v数字电源组成，其中±15v模拟电源用于给所述模拟电路模块供电，±5v数字电源用于给所述数字电路模块供电。
3.根据权利要求1所述的一种高精度悬丝加速度计数据采集装置...
【专利技术属性】
技术研发人员：李尕丽，樊周华，张浩，范善宇，聂震，
申请(专利权)人：北京计算机技术及应用研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。