【技术实现步骤摘要】
本公开涉及计算机和芯片，尤其涉及一种基于重排序缓存的指令处理方法、装置、设备及介质。
技术介绍
1、随着处理器芯片中晶体管数量的增加，以及芯片工艺制程的不断发展，处理器芯片内核的微架构变得更深更宽，可以使芯片的时钟频率不断提升，每周期执行指令数(instruction per clock，ipc)也有很大改善。但是芯片中的指令仍难以在流水线不暂停的情况下被提交，通常芯片中只有约三分之一的理论执行带宽被使用，导致芯片中超宽超深的微架构的性能阻碍，导致影响芯片的处理效率。
技术实现思路
1、鉴于上述问题，本公开提供了基于重排序缓存的指令处理方法、装置、设备及介质。
2、根据本公开的第一个方面，提供了一种基于重排序缓存的指令处理方法，包括：基于年龄矩阵确定被分配至重排序缓存中的指令之间的时序关系；基于推测向量确定指令的推测状态；基于提交依赖矩阵确定指令之间的依赖关系；以及根据时序关系和推测状态，或者根据依赖关系，确定指令的指令提交条件，其中，指令提交条件适用于指示写回与指令相关的指令
<本文档来自技高网...【技术保护点】
1.一种基于重排序缓存的指令处理方法，包括：
2.一种基于重排序缓存的指令处理装置，包括：
3.一种处理器设备，包括：
4.一种电子设备，包括：
5.一种计算机可读存储介质，其上存储有可执行指令，该指令被处理器执行时使处理器执行根据权利要求1所述的方法。
【技术特征摘要】
1.一种基于重排序缓存的指令处理方法，包括：
2.一种基于重排序缓存的指令处理装置，包括：
3.一种处理器设备，包括：
<...【专利技术属性】
技术研发人员：陈迪贝，齐奕翔，朱建峰，刘雷波，魏少军，刘洋，苟鹏飞，冯春阳，
申请(专利权)人：清华大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。