【技术实现步骤摘要】
本专利技术涉及芯片高速接口，具体来说是一种芯片高速接口测试的出线结构。
技术介绍
1、当前高速通信协议的接口速率越来越高，典型的高速接口有pcie,以太网等，高速接口一般采用交流耦合的差分低电压模式传输，由于传输速率较高，使得芯片高速接口的信号完整性测试成为一个难题。
2、由于接口的速率很高，低速时常用的测试探头有各种寄生参数，直接用探头点测电信号会带来很大的反射和损耗问题。业界的通用做法是设计一种专用的测试装置将被测芯片焊在装置上，再由装置上引出的同轴连接器与测试仪器相连，由于该装置用于芯片高速接口测试，意味着装置本身需要对接口的高速信号传输影响降到最低，才能保证高速信号的测试精度，而装置上待测芯片与同轴连接器相连的通道存在走线、焊盘以及过孔等因素，设计不好容易引起信号的反射和能量的损耗，所以设计一种优化的出线结构尤为重要。
技术实现思路
1、本专利技术要解决的技术问题是克服现有技术的不足，提供一种芯片高速接口测试的出线结构，用于芯片高速接口测试时减少信号在传输时的信号的反射和能量的损耗，保证信号测试结果的正确性。
2、为了实现上述目的，设计一种芯片高速接口测试的出线结构，包括被测芯片、同轴连接器、与同轴连接器相连的测试仪器，所述被测芯片的高速接口通过单端走线与同轴连接器相连，每个单端走线均为独立的线路，单独进行信号发送，且相互不平行；所述被测芯片的高速接口出线设置为嵌入式微带线，所述嵌入式微带线上方和下方设有第一介质和第二介质，所述第一介质和第二介质都是
3、本专利技术还具有如下优选的技术方案：
4、1.单端走线端点位置必须保证设定距离以保证可测试性。
5、2.所述单端走线阻抗=芯片差分阻抗/2，单端走线的线宽可以根据所选的pcb材料、走线离参考面平面的距离和走线的厚度，结合下列公式计算：
6、zo =[60/sqrt(er)]ln{4h/[0.67π(t+0.8w)]} （1）
7、其中zo为单端走线阻抗，w为单端走线线宽，t为单端走线厚度，h为走线离上下参考平面的高度，er为pcb材料的介电常数。
8、3.所述第二介质下方为参考地平面。
9、本专利技术同现有技术相比，其优点在于：
10、本专利技术在测试芯片高速接口性能的时候保证测试装置对所测信号的影响最小，通过对现有微带线或者带状线出线的问题进行分析，提出来使用嵌入式微带线，既减小带状线因为过孔引起的阻抗不连续，而且也解决了微带线损耗过大的问题；
11、通过使用阶梯结构设计，使得被测芯片和同轴连接器不用打孔直接和走线相连，即解决了微带线走线损耗过大的问题，同时也解决了带状线过孔的问题，减少了本身测试装置对待测芯片高速信号的影响，保证了测试结果的准确性。
本文档来自技高网...【技术保护点】
1.一种芯片高速接口测试的出线结构，包括被测芯片、同轴连接器、与同轴连接器相连的测试仪器，其特征在于
2.如权利要求1所述的一种芯片高速接口测试的出线结构，其特征在于所述单端走线端点位置必须保证设定距离以保证可测试性。
3.如权利要求1所述的一种芯片高速接口测试的出线结构，其特征在于所述单端走线阻抗=芯片差分阻抗/2，单端走线的线宽可以根据所选的PCB材料、走线离参考面平面的距离和走线的厚度，结合下列公式计算：
4.如权利要求1所述的一种芯片高速接口测试的出线结构，其特征在于所述第二介质下方为参考地平面。
【技术特征摘要】
1.一种芯片高速接口测试的出线结构，包括被测芯片、同轴连接器、与同轴连接器相连的测试仪器，其特征在于
2.如权利要求1所述的一种芯片高速接口测试的出线结构，其特征在于所述单端走线端点位置必须保证设定距离以保证可测试性。
3.如权利要求1所述的一种芯片...
【专利技术属性】
技术研发人员：羊杨，
申请(专利权)人：恒为科技上海股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。