一种芯片设计的布局绕线方法、计算机设备及存储介质技术

本发明专利技术提出了一种芯片设计的布局绕线方法、计算机设备及存储介质，其中，方法包括：获取目标芯片设计的网表文件，确定目标时序路径的设计延时；根据Elmore延时模型将设计延时转换为相应数量的单位路径资源；以整数倍的单位路径调整目标时序路径中的多个单元之间的位置；响应于单元位置调整过程中单位路径资源的数量耗尽，提示位置调整超时。本发明专利技术通过确定网标文件中的路径设计延时，并将其转换为路径长度并进一步划分为多个单位路径资源，使得在后期的布局绕线阶段即能够发现设计路径的延时超时问题，从而做到在布局绕线阶段即能兼顾到路径的时序性，进而有助于提升后期迭代优化的效率，并提升绕线布局的合理性。

【技术实现步骤摘要】

本专利技术涉及集成电路设计领域，尤其涉及一种芯片设计的布局绕线方法、计算机设备及存储介质。

技术介绍

1、随着集成电路制造工艺的不断发展，半导体制造工艺特征尺寸的逐步减小，芯片集成度的大幅增加，芯片结构日趋复杂，超大规模集成电路(vlsi)和甚大规模集成电路(ulsi)已成为数字电路设计的主流。同时，多阈值电压(mvt)、多时钟域、多工作模式的设计方法的引入，使电路的复杂度急剧增加，导致芯片的时序收敛变得越来越复杂、越来越具挑战。在传统asic芯片(application specific integrated circuit，asic)的后端设计中，绝大多数的延迟来自标准单元，是影响时序收敛的主要因素，但是随着工艺不断发展进入深亚微米，连接线延时占总延时的比值越来越大，如图1所示；同时，晶体管特征尺寸的缩小，工作频率大幅提高，由连线间耦合电容引起的串扰越来越严重，两者成为影响时序收敛的关键因素。

2、时序问题主要包括setup time(建立时间)、hold time(保持时间)、max_capacitance(最大电容)、max_trans本文档来自技高网...

【技术保护点】

1.一种芯片设计的布局绕线方法，其特征在于，所述方法包括：

2.根据权利要求1所述的一种芯片设计的布局绕线方法，其特征在于，所述根据Elmore延时模型将所述设计延时转换为相应数量的单位路径资源，包括：

3.根据权利要求2所述的一种芯片设计的布局绕线方法，其特征在于，所述将所述Elmore延时模型中的电阻和电容利用所述线电阻和线电容与其对应长度的乘积代替后的计算公式为：

4.根据权利要求3所述的一种芯片设计的布局绕线方法，其特征在于，所述根据所述最大长度和布局绕线的预设调整步长确定单位路径资源的数量，包括：

5.根据权利要求1所述的一种芯片...

【技术特征摘要】

1.一种芯片设计的布局绕线方法，其特征在于，所述方法包括：

2.根据权利要求1所述的一种芯片设计的布局绕线方法，其特征在于，所述根据elmore延时模型将所述设计延时转换为相应数量的单位路径资源，包括：

3.根据权利要求2所述的一种芯片设计的布局绕线方法，其特征在于，所述将所述elmore延时模型中的电阻和电容利用所述线电阻和线电容与其对应长度的乘积代替后的计算公式为：

4.根据权利要求3所述的一种芯片设计的布局绕线方法，其特征在于，所述根据所述最大长度和布局绕线的预设调整步长确定单位路径资源的数量，包括：...

【专利技术属性】
技术研发人员：张宇，曾昭贵，高旭，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：