【技术实现步骤摘要】
本专利技术属于集成电路的静电与浪涌领域，涉及一种双向静电与浪涌防护电路，具体涉及一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护方法，可用于提高稳压芯片的系统可靠性。
技术介绍
1、随着集成电路(ic)芯片制造工艺的不断发展，工艺节点不断缩小，芯片集成度不断提升，系统内部集成了多电源域功能模块，这通常需要采用电源稳压芯片供电。当开展电源稳压芯片设计时，既要保证芯片的电路性能，又要考量电路的安全性与可靠性。据相关市场调研，静电放电(esd)与浪涌(eos)引发的可靠性问题已成为影响电子产品寿命的主要原因。在5g等通信技术迅猛发展态势下，射频集成电路的工作频率逐渐提高，对应用于射频领域的超低噪声电源稳压芯片的esd/eos防护提出了更高的要求。超低噪声电源稳压芯片对esd/eos防护电路的电容寄生效应甚为敏感。esd/eos防护方案除需满足特定防护等级外，还需满足超低噪声电源稳压芯片的特定esd设计窗口，并重点考虑esd/eos防护电路的单位面积强鲁棒性、低寄生电容、低功耗等系统电学特性与生产成本控制之间的多因素权衡问题。
2、在esd/eos防护设计研究与应用中，可控硅(scr)、栅接地nmos(ggnmos)、二极管作为传统esd/eos防护方案具有结构简单、技术成熟、工艺兼容的优势。但是随着超低噪声电源稳压芯片提供的esd防护设计窗口日益减小，以及esd/eos防护等级要求日益提高，传统的esd/eos防护方案已经无法满足超低噪声电源稳压芯片的需求。尤其在正负电源供电稳压芯片应用场合，超低噪声电源稳压芯片的部分端
技术实现思路
1、针对典型电源稳压芯片的静电与浪涌防护措施不足、防护能力弱、寄生电容大等缺点，本专利技术设计一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路，其特征在于：所述双向静电与浪涌防护电路包括桥式二极管、放大三极管辅助触发路径和内嵌scr主电流泄放路径，可形成一种高集成的低电容、强鲁棒性、双向电过应力防护电路。所述双向静电与浪涌防护电路包括：衬底，可为p型衬底与n型衬底；隔离阱，可为p型隔离阱与n型隔离阱；第一掺杂阱、第二掺杂阱、第三掺杂阱、第四掺杂阱，第一注入区、第二注入区、第三注入区、第四注入区、第五注入区、第六注入区、第七注入区、第八注入区、第九注入区、第十注入区、第十一注入区，以及若干金属布线；
2、当衬底选用所述p型衬底时，所述隔离阱选用所述n型隔离阱，所述第一掺杂阱、所述第二掺杂阱、所述第三掺杂阱和所述第四掺杂阱均选用p型掺杂阱；
3、当衬底选用所述n型衬底时，所述隔离阱选用所述p型隔离阱，所述第一掺杂、所述第二掺杂阱、所述第三掺杂阱和所述第四掺杂阱均选用n型掺杂阱；
4、所述隔离阱设置于所述衬底上表面，所述隔离阱上依次设置第一掺杂阱、第二掺杂阱、第三掺杂阱、第四掺杂阱；在所述第一掺杂阱内设有第一注入区和第二注入区，在所述第二掺杂阱内设有第三注入区和第四注入区，在所述第一掺杂阱与所述第二掺杂阱之间设有间距，在所述第三掺杂阱内设有第八注入区和第九注入区，在所述第四掺杂阱内设有第十注入区和第十一注入区，在所述第三掺杂阱与所述第四掺杂阱之间设有间距，在所述第二掺杂阱与所述第三掺杂阱之间依次设有第五注入区、第六注入区和第七注入区；
5、由所述第一注入区、所述第一掺杂阱与所述第二注入区构成第一二极管，由所述第三注入区、所述第二掺杂阱与所述第四注入区构成第二二极管，由所述第八注入区、所述第三掺杂阱与所述第九注入区构成第三二极管，由所述第十注入区、所述第四掺杂阱与所述第十一注入区构成第四二极管；
6、当所述第五注入区、所述第六注入区和第七注入区选用p型掺杂时，在所述五注入区和所述第七注入区下方可设置一高浓度n型掺杂注入区，由所述第五注入区、所述第六注入区、所述第七注入区、所述高浓度n型掺杂注入区和所述隔离阱可构成pnp型放大三极管；当所述第五注入区、所述第六注入区和第七注入区选用n型掺杂时，在所述六注入区下方可设置一高浓度p型掺杂注入区，由所述第五注入区、所述第六注入区、所述第七注入区、所述高浓度p型掺杂注入区和所述隔离阱可构成npn型放大三极管；
7、所述第一注入区和所述第三注入区均与第一金属相连，所述第二注入区、所述第五注入区、所述第七注入区和所述第八注入区均与所述第二金属单元相连，所述第四注入区、所述第六注入区和所述第十注入区均与所述第三金属单元相连，所述第九注入区和所述第十一注入区均与所述第四金属单元相连；
8、从所述第一金属的表面布线区域引出所述第一电极，所述第四金属的表面布线区域引出所述第二电极。
9、本专利技术的有益技术效果为：
10、由所述第一二极管、所述第二二极管、所述第三二极管和所述第四二极管可构成桥式二极管，可泄放esd/eos正反电流，具有双向esd/eos防护功能；
11、由所述第五注入区、第六注入区、第七注入区、高浓度n型掺杂注入区/高浓度p型掺杂注入区、所述隔离阱可构成放大三极管，有助于辅助触发桥式二极管，提高电流泄能能力。
12、由所述第三注入区、所述第二掺杂阱、所述隔离阱、所述第三掺杂阱和所述第八注入区可构成正向scr，由所述第十一注入区、所述第四掺杂阱、所述隔离阱、所述第一掺杂阱和所述第一注入区可构反正向scr，有助于提高电路泄放能力，增强电路鲁棒性。
13、在所述五注入区和所述第七注入区下方设置的所述高浓度n型掺杂注入区，以及在所述六注入区下方设置的所述高浓度p型掺杂注入区，调节所述双向静电与浪涌防护电路的触发电压，改变电路的响应速度。
14、在所述隔离阱中，可通过设计所述放大三极管的多叉指结构，提升所述双向静电与浪涌防护电路的电流均匀性，降低导通电阻，提升所述双向静电与浪涌防护电路的单位面积esd鲁棒性。
本文档来自技高网...【技术保护点】
1.一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路，其特征在于：所述双向静电与浪涌防护电路包括衬底(101)、隔离阱(102)、第一掺杂阱(103)、第二掺杂阱(104)、第三掺杂阱(105)、第四掺杂阱(106)，第一注入区(107)、第二注入区(108)、第三注入区(109)、第四注入区(110)、第五注入区(111)、第六注入区(112)、第七注入区(113)、第八注入区(114)、第九注入区(115)、第十注入区(116)、第十一注入区(117)，以及若干金属布线；第一注入区(107)为N型，第二注入区(108)为P型，第三注入区(109)为P型，第四注入区(110)为N型，第八注入区(114)为P型，第九注入区(115)为N型，第十注入区(116)为N型，第十一注入区(117)为P型；
2.根据权利要求1所述的一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路，其特征还在于：由所述第一二极管、所述第二二极管、所述第三二极管和所述第四二极管构成桥式二极管，能够泄放ESD/EOS正反电流，具有双向ESD/EOS防护功能。
3.根据权利要求
4.根据权利要求1所述的一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路，其特征还在于：由所述第三注入区(109)、所述第二掺杂阱(104)、所述隔离阱(102)、所述第三掺杂阱(105)和所述第八注入区(114)能够构成正向SCR，由所述第十一注入区(117)、所述第四掺杂阱(106)、所述隔离阱(102)、所述第一掺杂阱(103)和所述第一注入区(107)能够构成反向SCR，有助于提高电路泄放能力，增强电路鲁棒性。
5.根据权利要求1所述的一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路，其特征还在于：在所述五注入区(111)和所述第七注入区(113)下方设置的所述高浓度N型掺杂注入区，以及在所述六注入区(112)下方设置的所述高浓度P型掺杂注入区，调节所述双向静电与浪涌防护电路的触发电压，改变电路的响应速度。
6.根据权利要求1所述的一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路，其特征还在于：在所述隔离阱(102)中，能够通过设计所述放大三极管的多叉指结构，提升所述双向静电与浪涌防护电路的电流均匀性，降低导通电阻，提升所述双向静电与浪涌防护电路的单位面积ESD鲁棒性。
...【技术特征摘要】
1.一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路，其特征在于：所述双向静电与浪涌防护电路包括衬底(101)、隔离阱(102)、第一掺杂阱(103)、第二掺杂阱(104)、第三掺杂阱(105)、第四掺杂阱(106)，第一注入区(107)、第二注入区(108)、第三注入区(109)、第四注入区(110)、第五注入区(111)、第六注入区(112)、第七注入区(113)、第八注入区(114)、第九注入区(115)、第十注入区(116)、第十一注入区(117)，以及若干金属布线；第一注入区(107)为n型，第二注入区(108)为p型，第三注入区(109)为p型，第四注入区(110)为n型，第八注入区(114)为p型，第九注入区(115)为n型，第十注入区(116)为n型，第十一注入区(117)为p型；
2.根据权利要求1所述的一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路，其特征还在于：由所述第一二极管、所述第二二极管、所述第三二极管和所述第四二极管构成桥式二极管，能够泄放esd/eos正反电流，具有双向esd/eos防护功能。
3.根据权利要求1所述的一种适用于超低噪声电源稳压芯片的双向静电与浪涌防护电路，其特征还在于：由所述第五注入区(111)、第六注入区(112)、第七注入区(113)、高浓度n型掺杂注...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。