一种ＤＳＰ实验平台的硬件结构制造技术

本实用新型专利技术公开一种ＤＳＰ实验平台的硬件结构，包括有ＤＳＰ、ＣＰＬＤ、电源电路，ＤＳＰ的数据接口上接有ＥＥＰＲＯＭ存储器芯片、ＲＡＭ存储芯片，ＤＳＰ的通讯接口上分别接有Ｉ２Ｃ总线芯片、ＲＳ２３２串口芯片、ＣＡＮ总线芯片、ＰＳ／２接口、ＳＰＩ总线接口、８位并行数据总线；ＣＰＬＤ与ＳＰＩ接口通讯连接，ＣＰＬＤ与ＤＳＰ的ＪＴＡＧ调试接口空置，ＣＰＬＤ的数据接口上接有温度传感器、蜂鸣器，ＳＰＩ接口上接有ＳＤ卡座，ＳＰＩ接口上接有ＬＥＤ板及音频解码板；电源电路模块生成１２Ｖ，５Ｖ，３．３Ｖ电源，与各芯片的电源接口连接。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及电子实验平台领域，具体为一种DSP实验平台的硬件结构。
技术介绍
DSP实验平台作为逻辑电路学习中常用到的实验用具，对教学起到很大的帮助作 用。现有技术中的DSP实验平台，由于存储空间不够大，因此其算法也较为简单；同时现有 技术中的DSP实验平台大多功能比较简单，但相反的是价格却很昂贵。
技术实现思路
本技术的目的是提供一种DSP实验平台的硬件结构，通过将DSP实验平台和 CPLD结合在一起，以解决传统的DSP实验平台功能单一、算法简单的问题。为了达到上述目的，本技术所采用的技术方案为一种DSP实验平台的硬件结构，其特征在于包括有DSP、CPLD、由开关电压调节器 构成的电源电路，所述DSP的数据接口上接有EEPROM存储器芯片、RAM和ROM存储芯片，所 述DSP的通讯接口上分别接有I2C总线芯片、RS232串口芯片、CAN总线芯片、PS/2接口、SPI 总线接口、8位并行总线接口，所述DSP的数据接口上还通过两个电平转换芯片分别与液晶 接口芯片、以太网芯片一一连接，所述以太网芯片通过信号线与一个RJ45座连接，所述DSP 预留有电机驱动板接口 ；所述CPLD与所述SPI总线连接，CPLD与DSP的JTAG调试接口空 置，CPLD的数据接口上接有温度传感器、蜂鸣器，CPLD的数字量输入接口上接有八位的拨 码开关，对应的数字量输出接口上接有八个发光二极管，所述CPLD的数据接口上还接有四 位一体的数码管和按键；所述SPI总线上接有SD卡座，SPI总线接口上接有LED板及音频 解码板；所述电源电路模块生成12V，5V，3. 3V电源，与各芯片的电源接口连接。本技术中，将CPLD和DSP通过SPI接口实现相互通讯，大大增加了整个DSP实 验平台的功能，在使用时不仅可以进行DPS的学习，同时也还可进行CPLD的学习。DSP接有 RAM芯片，以扩展DSP的数据存储与程序存储空间，使DSP的能够实现复杂的算法计算，并具 有仿真功能。DSP接有多种通讯接口芯片，通过多个通讯接口芯片可以实现DSP与实验平台 外部其他芯片组合使用，大大增加了 DSP实验平台的使用范围。SPI接口上外接有LED板和 音频解码板，大大增加了 DSP实验的趣闻性，使实验结果能更直观的显现出来，同时SPI接 口芯片预留有多个接口可以进行电路扩展。本技术主要优点为1、各模块功能清晰，连接简单方便。2、DSP接有多种存储芯片，使得平台既可以在线仿真运行，又可以烧写脱机运行， 足够的外部存储空间使得烦琐复杂的算法也可以运行。3、实现了绝大部分的功能扩展以及总线实验，并提供了较多的高级实验，开发平 台向上兼容，研究生的学习与开发同样适用。4、寓教娱乐，增强了实验的娱乐性，不再局限于单纯的数字运算等枯燥无谓的学习，而填加了较多的直观形象的实验，生动有趣。5、逻辑电路等硬件的软件化已成为众多设计的基本理念，可编程复杂逻辑阵列 (CPLD)的学习也相当重要，CPLD的JTAG调试口已留出，用户也可以做CPLD相关实验，学习 CPLD相关知识，做到了 “一机多用”。附图说明图1为本技术硬件结构示意图。具体实施方式如图1所示。一种DSP实验平台的硬件结构，包括有型号为TMS320LF2407A的DSP、 型号为EMP240T100C5N的CPLD、由开关电压调节器构成的电源电路，开关电压调节器有三 个，其中两个型号为LM2596，分别输出12V和5V电压，还有一个型号为LM1117T，输出3. 3V 电压。DSP的数据接口上接有型号为AT24C16的EEPROM存储器芯片、型号为6416的RAM 存储芯片，DSP的通讯接口上分别接有型号为AT24C16的I2C总线芯片、型号为MAX232的 RS232串口芯片、型号为82C250的CAN总线芯片、PS/^2接口、SPI接口、8位并行总线接口 ； DSP的数据接口上还通过两个型号均为LVC16245A的电平转换芯片分别与液晶接口芯片、 型号为RLT8019AS的以太网芯片一一连接，以太网芯片通过信号线与一个RJ45座连接，DSP 预留有电机驱动板接口 ；CPLD与SPI接口连接，CPLD与DSP的JTAG调试接口空置，CPLD的 数据接口上接有型号为18B20的温度传感器、蜂鸣器，CPLD的数字量输入接口上接有八位 的拨码开关，对应的数字量输出接口上接有八个发光二极管，CPLD的数据接口上还接有四 位一体的数码管和按键；SPI总线接口上接有SD卡座，接有LED板及音频解码板；电源电路 模块生成12V，5V，3. 3V电源，与各芯片的电源接口连接。权利要求一种DSP实验平台的硬件结构，其特征在于包括有DSP、CPLD、由开关电压调节器构成的电源电路，所述DSP的数据接口上接有EEPROM存储器芯片、RAM和ROM存储芯片，所述DSP的通讯接口上分别接有I2C总线芯片、RS232串口芯片、CAN总线芯片、PS/2接口、SPI总线接口、8位并行总线接口，所述DSP的数据接口上还通过两个电平转换芯片分别与液晶接口芯片、以太网芯片一一连接，所述以太网芯片通过信号线与一个RJ45座连接，所述DSP预留有电机驱动板接口；所述CPLD与所述SPI总线连接，CPLD与DSP的JTAG调试接口空置，CPLD的数据接口上接有温度传感器、蜂鸣器，CPLD的数字量输入接口上接有八位的拨码开关，对应的数字量输出接口上接有八个发光二极管，所述CPLD的数据接口上还接有四位一体的数码管和按键；所述SPI总线上接有SD卡座，SPI总线接口上接有LED板及音频解码板；所述电源电路模块生成12V，5V，3.3V电源，与各芯片的电源接口连接。专利摘要本技术公开一种DSP实验平台的硬件结构，包括有DSP、CPLD、电源电路，DSP的数据接口上接有EEPROM存储器芯片、RAM存储芯片，DSP的通讯接口上分别接有I2C总线芯片、RS232串口芯片、CAN总线芯片、PS/2接口、SPI总线接口、8位并行数据总线；CPLD与SPI接口通讯连接，CPLD与DSP的JTAG调试接口空置，CPLD的数据接口上接有温度传感器、蜂鸣器，SPI接口上接有SD卡座，SPI接口上接有LED板及音频解码板；电源电路模块生成12V，5V，3.3V电源，与各芯片的电源接口连接。文档编号G09B23/18GK201655114SQ20102017191公开日2010年11月24日 申请日期2010年4月26日 优先权日2010年4月26日专利技术者姜媛媛, 李善田, 梁喆, 王宾, 石晓艳, 郑晓亮 申请人:王宾;姜媛媛本文档来自技高网...

【技术保护点】
一种ＤＳＰ实验平台的硬件结构，其特征在于：包括有ＤＳＰ、ＣＰＬＤ、由开关电压调节器构成的电源电路，所述ＤＳＰ的数据接口上接有ＥＥＰＲＯＭ存储器芯片、ＲＡＭ和ＲＯＭ存储芯片，所述ＤＳＰ的通讯接口上分别接有Ｉ↑［２］Ｃ总线芯片、ＲＳ２３２串口芯片、ＣＡＮ总线芯片、ＰＳ／２接口、ＳＰＩ总线接口、８位并行总线接口，所述ＤＳＰ的数据接口上还通过两个电平转换芯片分别与液晶接口芯片、以太网芯片一一连接，所述以太网芯片通过信号线与一个ＲＪ４５座连接，所述ＤＳＰ预留有电机驱动板接口；所述ＣＰＬＤ与所述ＳＰＩ总线连接，ＣＰＬＤ与ＤＳＰ的ＪＴＡＧ调试接口空置，ＣＰＬＤ的数据接口上接有温度传感器、蜂鸣器，ＣＰＬＤ的数字量输入接口上接有八位的拨码开关，对应的数字量输出接口上接有八个发光二极管，所述ＣＰＬＤ的数据接口上还接有四位一体的数码管和按键；所述ＳＰＩ总线上接有ＳＤ卡座，ＳＰＩ总线接口上接有ＬＥＤ板及音频解码板；所述电源电路模块生成１２Ｖ，５Ｖ，３．３Ｖ电源，与各芯片的电源接口连接。

【技术特征摘要】

【专利技术属性】
技术研发人员：王宾，姜媛媛，李善田，梁喆，石晓艳，郑晓亮，
申请(专利权)人：王宾，姜媛媛，
类型：实用新型
国别省市：34[中国|安徽]