本申请提供一种FPGA的控制方法、装置及PCB，该PCB包括：SOC和至少两个FPGA；每个FPGA扩展有多组UART接口，UART接口与FPGA上的功能管脚相对应；每一个FPGA的标记管脚均与SOC的识别管脚连接，标记管脚和识别管脚之间用于传输FPGA的ID信号；SOC具体用于根据FPGA的标记管脚，确定识别管脚输出的ID信号，以使FPGA根据ID信号，确定UART接口和功能管脚的映射关系，并根据映射关系通过功能管脚传输与对应UART接口相匹配的输入输出信号。本申请的PCB，解决了在用至少两颗FPGA扩展多组UART接口时，无法同时满足接线方便、FPGA固件维护方便的问题。
1、在工控领域的印制电路板(printed circuit board，pcb)设计中，经常会遇到一个系统级芯片(system on chip，soc)同多个协控制器或设备通信，这需要多个通用异步收发传输接口(universal asynchronous receiver/transmitter，uart接口)来实现。已知技术中，常用多颗现场可编程门阵列(field programmable gate array，fpga)来扩展多组uart接口，并使每颗fpga扩展相同数量的uart接口，分别对应指定顺序的uart设备。
2、在上述实现方案中，为了利于pcb布线，每颗fpga的管脚与其上扩展的多组uart接口的对应关系，有可能会不一致，这将会导致多颗fpga的固件不一致，从而需要维护多份固件，不利于节省时间和人力。若考虑使多颗fpga的固件一致，则需要保证每颗fpga的管脚与其上扩展的多组uart接口的对应关系一致，此时有可能会增加pcb的布线难度，导致pcb设计的人力和物料成本都将增加。
>2、一方面，本申请提供一种pcb，包括soc和至少两个fpga；每个所述fpga扩展有多组uart接口，所述uart接口与所述fpga上的功能管脚相对应；3、每一个所述fpga的标记管脚均与所述soc的识别管脚连接，所述标记管脚和所述识别管脚之间用于传输所述fpga的id信号，所述id信号用于表征所述fpga的id，不同的fpga对应的id不同；
4、所述soc具体用于根据所述fpga的标记管脚，确定所述识别管脚输出的id信号，以使所述fpga根据所述id信号，确定所述uart接口和所述功能管脚的映射关系，并根据所述映射关系通过所述功能管脚传输与对应uart接口相匹配的输入输出信号。
5、在一种可能实现的方式中，在所述pcb包括n个fpga时，所述fpga的标记管脚的数量为用于向所述识别管脚输入高电平或低电平；n为大于1的整数。
6、在一种可能实现的方式中，所述标记管脚连接上拉电阻，以向所述标记管脚连接的所述识别管脚输入高电平；或者，所述标记管脚连接下拉电阻，以向所述标记管脚连接的所述识别管脚输入低电平。
7、第二方面，本申请提供一种fpga的控制方法，基于上述第一方面任一项所述的pcb实现，所述方法应用于所述fpga，所述方法包括：
8、通过标记管脚确定id信号，所述id信号用于表征所述fpga的id，且所述fpga对应唯一的id信号；
9、根据所述id信号，获取所述fpga的目标映射关系，所述目标映射关系用于表示所述fpga各个功能管脚与所述fpga扩展的多组uart接口的对应关系；
10、根据所述目标映射关系，将所述功能管脚匹配给对应的uart接口，以传输与对应uart接口相匹配的输入输出信号。
11、在一种可能实现的方式中，所述获取所述fpga的目标映射关系之前，所述方法还包括：
12、获取所述fpga各个功能管脚与所述uart接口的接线关系；
13、根据所述接线情况为所述功能管脚赋值，得到所述映射关系，并使所述映射关系与所述id信号关联，将所述映射关系和所述映射关系关联的id信号存入预设映射表中。
14、在一种可能实现的方式中，所述获取所述fpga的目标映射关系，包括：
15、在所述预设映射表中查找所述id信号，并将和所述id信号关联的映射关系作为所述目标映射关系。
16、在一种可能实现的方式中，所述fpga包括个标记管脚，n为所述fpga的数量，所述通过标记管脚确定id信号，包括：
17、通过所述标记管脚从soc中相应的识别管脚获取所述fpga的id信号，所述标记管脚与所述识别管脚连接，用于向所述识别管脚输入高电平或低电平，所述soc根据所述识别管脚收到的高电平或低电平，确定所述fpga的id信号。
18、第三方面，本申请提供一种fpga的控制装置，该装置包括确定模块、获取模块及控制模块，其中，
19、所述确定模块，用于通过标记管脚确定id信号，所述id信号用于表征所述fpga的id，且所述fpga对应唯一的id信号；
20、所述获取模块，用于根据所述id信号，获取所述fpga的目标映射关系，所述目标映射关系用于表示所述fpga各个功能管脚与所述fpga扩展的多组uart接口的对应关系；
21、所述控制模块，用于根据所述目标映射关系，将所述功能管脚匹配给对应的uart接口，以传输与对应uart接口相匹配的输入输出信号。
22、在一种可能实现的方式中，所述获取模块还用于：
23、获取所述fpga各个功能管脚与所述uart接口的接线关系；
24、根据所述接线情况为所述功能管脚赋值，得到所述映射关系，并使所述映射关系与所述id信号关联，将所述映射关系和所述映射关系关联的id信号存入预设映射表中。
25、在一种可能实现的方式中，所述获取模块具体用于：
26、在所述预设映射表中查找所述id信号，并将和所述id信号关联的映射关系作为所述目标映射关系。
27、在一种可能实现的方式中，所述确定模块具体用于：
28、通过所述标记管脚从soc中相应的识别管脚获取所述fpga的id信号，所述标记管脚与所述识别管脚连接，用于向所述识别管脚输入高电平或低电平，所述soc根据所述识别管脚收到的高电平或低电平，确定所述fpga的id信号；所述fpga包括个标记管脚，n为所述fpga的数量。
29、第四方面，本申请提供一种电子设备，包括：至少一个处理器和存储器；
30、所述存储器存储计算机执行指令；
31、所述至少一个处理器执行所述存储器存储的计算机执行指令，使得所述至少一个处理器执行如上第二方面任一项所述的fpga的控制方法。
32、第五方面，本申请提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现如上第二方面任一项所述的fpga的控制方法。
33、本申请提供一种fpga的控制方法、装置及pcb，本申请的pcb包括soc和至少两个用于扩展多组uart接口的fpga，uart接口与fpga的功能管脚相对应。每个fpga的标记管脚与soc的识别管脚连接，以通过soc的识别管脚获取自身的id信号。fpga根据该id信号确定其对应的功能管脚与uart接口的映射关系，本文档来自技高网...
【技术保护点】
1.一种印制电路板PCB，其特征在于，包括系统级芯片SOC和至少两个现场可编程门阵列FPGA；每个所述FPGA扩展有多组通用异步收发传输接口UART接口，所述UART接口与所述FPGA上的功能管脚相对应；
2.根据权利要求1所述的PCB，其特征在于，在所述PCB包括n个FPGA时，所述FPGA的标记管脚的数量为用于向所述识别管脚输入高电平或低电平；n为大于1的整数。
3.根据权利要求2所述的PCB，其特征在于，所述标记管脚连接上拉电阻，以向所述标记管脚连接的所述识别管脚输入高电平；或者，所述标记管脚连接下拉电阻，以向所述标记管脚连接的所述识别管脚输入低电平。
4.一种FPGA的控制方法，其特征在于，基于权利要求1-3任一项所述的PCB实现，所述方法应用于所述FPGA，所述方法包括：
5.根据权利要求4所述的方法，其特征在于，所述获取所述FPGA的目标映射关系之前，所述方法还包括：
6.根据权利要求5所述的方法，其特征在于，所述获取所述FPGA的目标映射关系，包括：
7.根据权利要求4所述的方法，其特征在于，所述FPGA包括个标记管脚，n为所述FPGA的数量，所述通过标记管脚确定ID信号，包括：
8.一种FPGA的控制装置，其特征在于，包括：
9.一种电子设备，其特征在于，包括：至少一个处理器和存储器；
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，所述计算机执行指令被处理器执行时用于实现如权利要求4-7任一项所述的FPGA的控制方法。
...
【技术特征摘要】
1.一种印制电路板pcb，其特征在于，包括系统级芯片soc和至少两个现场可编程门阵列fpga；每个所述fpga扩展有多组通用异步收发传输接口uart接口，所述uart接口与所述fpga上的功能管脚相对应；
2.根据权利要求1所述的pcb，其特征在于，在所述pcb包括n个fpga时，所述fpga的标记管脚的数量为用于向所述识别管脚输入高电平或低电平；n为大于1的整数。
3.根据权利要求2所述的pcb，其特征在于，所述标记管脚连接上拉电阻，以向所述标记管脚连接的所述识别管脚输入高电平；或者，所述标记管脚连接下拉电阻，以向所述标记管脚连接的所述识别管脚输入低电平。
4.一种fpga的控制方法，其特征在于，基于权利要求1-3任一项所述的pcb实现，所述方法应用于所述...
【专利技术属性】
技术研发人员：余婷，
申请(专利权)人：西安易朴通讯技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。