一种制造技术

本发明专利技术提供了一种

【技术实现步骤摘要】
一种ANPC三电平电路的驱动系统及方法


[0001]本专利技术涉及电力系统
，具体而言，涉及一种
ANPC
三电平电路的驱动系统及方法
。

技术介绍

[0002]ANPC
（
Active Neutral Point Clamped
，有源中性点钳位型）三电平电路是一种用于电力变换和控制的电路拓扑结构，可以在光伏
、
储能等电力系统中实现高效的能量转换和控制
。
[0003]ANPC
三电平电路由多个功率开关和电容器组成，可以实现多个电平的输出电压
。
它的特点是具有较低的电压谐波和较高的功率因数，可以提高电力系统的效率和稳定性
。
[0004]现有对
ANPC
三电平电路的控制方法主要是分别控制电路中多个功率开关的通断，从而实现多电平的输出，但是有时多个功率开关的控制信号错乱，控制信号的电平不是预期的电平，导致多个功率开关通断发生错乱，从而使得
ANPC
三电平电路所在电力系统发生用电安全问题
。

技术实现思路

[0005]本专利技术所要解决的问题是
ANPC
三电平电路中的多个功率开关的控制有时不准确，功率开关通断错乱，可能会导致
ANPC
三电平电路所在电力系统发生用电安全问题
。
[0006]为解决上述问题，一方面，本专利技术提供了一种
ANPC
三电平电路的驱动系统，所述
ANPC
三电平电路每一相包括上下两个桥臂模块，每个所述桥臂模块包括三个功率开关，每个所述桥臂模块中的三个所述功率开关分别为两个外管和一个内管；所述
ANPC
三电平电路的驱动系统，包括两个信号输入组
、
互锁延迟模块
、
第一与门
、
第二与门
、
第三与门
、
第二延迟单元和第三延迟单元；每个所述信号输入组包括两个信号输入端，每个所述信号输入端和一个所述互锁延迟模块对应连接，每个所述信号输入组中的一个所述信号输入端对应的所述互锁延迟模块的输出端和同一个所述信号输入组中的另一个所述信号输入端共同与所述第一与门的输入端相连，所述第一与门的输出端输出一个变换信号；两个所述信号输入组分别为高频信号输入组和低频信号输入组；所述低频信号输入组对应的一个所述变换信号分别与所述第二延迟单元
、
所述第三延迟单元和所述第三与门相连，所述第二延迟单元的输出端和所述高频信号输入组对应的一个所述变换信号共同与所述第二与门相连，所述高频信号输入组对应的另一个所述变换信号与所述第三与门输入端相连，所述第二与门
、
所述第三延迟单元和所述第三与门分别输出一个控制信号；在所述低频信号输入组中一个所述信号输入端对应的三个所述控制信号中，所述第二与门输出的所述控制信号用于控制一个所述桥臂模块中的一个所述外管；所述第三延迟单元输出的所述控制信号用于控制同一个所述桥臂模块中的所述内管；所述第三与门输出的所述控制信号用于控制同一个所述桥臂模块中的另一个所述外管
。
[0007]可选地，所述互锁延迟模块包括非门和第一延迟单元，每个所述信号输入端与所
述非门的输入端相连，所述非门的输出端与所述第一延迟单元的输入端相连，每个所述信号输入组中的一个所述信号输入端对应的所述第一延迟单元的输出端和同一个所述信号输入组中的另一个所述信号输入端共同与所述第一与门的输入端相连
。
[0008]可选地，所述第一延迟单元用于使输入所述第一延迟单元的输入信号的上升沿延迟，下降沿无延迟
。
[0009]可选地，所述第二延迟单元用于使输入所述第二延迟单元的输入信号的上升沿延迟，下降沿无延迟；所述第三延迟单元用于使输入所述第三延迟单元的输入信号的下降沿延迟，上升沿无延迟
。
[0010]可选地，所述第一延迟单元和所述第二延迟单元均包括第一二极管
、
第一电阻和第一电容，所述第一二极管的负极与所述第一延迟单元的输入端正极或所述第二延迟单元的输入端正极相连，所述第一二极管的负极还与所述第一电阻的一端相连，所述第一二极管的正极与所述第一延迟单元的输出端的正极或所述第二延迟单元的输出端的正极相连，所述第一二极管的正极还与所述第一电阻的另一端相连，所述第一电容的正极与所述第一延迟单元的输出端的正极或所述第二延迟单元的输出端的正极相连，所述第一电容的负极与所述第一延迟单元的所述输入端的负极和所述第一延迟单元的所述输出端的负极相连，或者与所述第二延迟单元的所述输入端的负极和所述第二延迟单元的所述输出端的负极相连
。
[0011]可选地，所述第三延迟单元包括第二二极管
、
第二电阻和第二电容，所述第二二极管的正极与所述第三延迟单元的输入端正极和所述第二电阻的一端相连，所述第二二极管的负极与所述第三延迟单元的输出端的正极和所述第二电阻的另一端相连，所述第二电容的正极与所述第三延迟单元的所述输出端的正极相连，所述第二电容的负极与所述第三延迟单元的所述输入端的负极和所述第三延迟单元的所述输出端的负极相连
。
[0012]可选地，所述高频信号输入组中两个所述信号输入端输入的高频信号互补
。
[0013]可选地，所述低频信号输入组中两个所述信号输入端输入的低频信号互补
。
[0014]可选地，所述高频信号输入组中的两个所述信号输入端和所述低频信号输入组中的两个所述信号输入端用于与控制器的信号输出端相连
。
[0015]另外一方面，本专利技术还提供了一种
ANPC
三电平电路的驱动方法，包括：将两路高频信号输入至上述
ANPC
三电平电路的驱动系统内高频信号输入组中的两个信号输入端，将两路低频信号输入至所述
ANPC
三电平电路的驱动系统内低频信号输入组中的两个信号输入端；将所述低频信号输入组中两个所述信号输入端对应的三个控制信号分别对应输送给
ANPC
三电平电路每一相上两个桥臂模块中的三个功率开关，其中，将一个所述信号输入端对应的第二与门输出的所述控制信号输送给一个所述桥臂模块中的一个外管；将同一所述信号输入端对应的第三延迟单元输出的所述控制信号输送给同一所述桥臂模块中的内管；将同一所述信号输入端对应的第三与门输出的所述控制信号输送给同一所述桥臂模块中的另一个所述外管
。
[0016]与现有技术相比，本专利技术具有如下有益效果：本专利技术提供的一种
ANPC
三电平电路的驱动系统及方法，每个输入信号经过互锁延迟模块和第一与门之后，使得同组两个信号输入端的输入信号相互关联，输出两个高频变
换信号和两个低频变换信号
。
每个低频变换信号分成三路输出，这三路信号中的第一路经过第三延迟单元输出控制信号，仅与该低本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
ANPC
三电平电路的驱动系统，其特征在于，所述
ANPC
三电平电路每一相包括上下两个桥臂模块，每个所述桥臂模块包括三个功率开关，每个所述桥臂模块中的三个所述功率开关分别为两个外管和一个内管；所述
ANPC
三电平电路的驱动系统包括两个信号输入组
、
互锁延迟模块（1）
、
第一与门（2）
、
第二与门（5）
、
第三与门（6）
、
第二延迟单元（3）
、
第三延迟单元（4）；每个所述信号输入组包括两个信号输入端，每个所述信号输入端和一个所述互锁延迟模块（1）对应连接，每个所述信号输入组中的一个所述信号输入端对应的所述互锁延迟模块（1）的输出端和同一个所述信号输入组中的另一个所述信号输入端共同与所述第一与门（2）的输入端相连，所述第一与门（2）的输出端输出一个变换信号；两个所述信号输入组分别为高频信号输入组和低频信号输入组；所述低频信号输入组对应的一个所述变换信号分别与所述第二延迟单元（3）
、
所述第三延迟单元（4）和所述第三与门（6）相连，所述第二延迟单元（3）的输出端和所述高频信号输入组对应的一个所述变换信号共同与所述第二与门（5）相连，所述高频信号输入组对应的另一个所述变换信号与所述第三与门（6）输入端相连，所述第二与门（5）
、
所述第三延迟单元（4）和所述第三与门（6）分别输出一个控制信号；在所述低频信号输入组中一个所述信号输入端对应的三个所述控制信号中，所述第二与门（5）输出的所述控制信号用于控制一个所述桥臂模块中的一个所述外管，所述第三延迟单元（4）输出的所述控制信号用于控制同一个所述桥臂模块中的所述内管，所述第三与门（6）输出的所述控制信号用于控制同一个所述桥臂模块中的另一个所述外管
。2.
根据权利要求1所述的
ANPC
三电平电路的驱动系统，其特征在于，所述互锁延迟模块（1）包括非门（
10
）和第一延迟单元（
11
），每个所述信号输入端与所述非门（
10
）的输入端相连，所述非门（
10
）的输出端与所述第一延迟单元（
11
）的输入端相连，每个所述信号输入组中的一个所述信号输入端对应的所述第一延迟单元（
11
）的输出端和同一个所述信号输入组中的另一个所述信号输入端共同与所述第一与门（2）的输入端相连
。3.
根据权利要求2所述的
ANPC
三电平电路的驱动系统，其特征在于，所述第一延迟单元（
11
）用于使输入所述第一延迟单元（
11
）的输入信号的上升沿延迟，下降沿无延迟
。4.
根据权利要求1所述的
ANPC
三电平电路的驱动系统，其特征在于，所述第二延迟单元（3）用于使输入所述第二延迟单元（3）的输入信号的上升沿延迟，下降沿无延迟；所述第三延迟单元（4）用于使输入所述第三延迟单元（4）的输入信号的下降沿延迟，上升沿无延迟
。5.
根据权利要求3...

【专利技术属性】
技术研发人员：王一鸣，张文平，许颇，
申请(专利权)人：锦浪科技股份有限公司，
类型：发明
国别省市：