信号处理电路和电子设备制造技术

本公开实施例公开了一种信号处理电路和电子设备，其中，信号处理电路包括：第一像素阵列，第二像素阵列，以及

【技术实现步骤摘要】
信号处理电路和电子设备


[0001]本公开涉及图像传感器
，尤其是一种信号处理电路和电子设备
。

技术介绍

[0002]图像传感器已经被广泛地应用在数码相机
、
移动手机
、
医疗
、
汽车
、
无人机和机器识别等领域，特别是制造互补型金属氧化物半导体
(Complementary Metal Oxide Semiconductor
，
CMOS)
图像传感器技术的快速发展，使人们对图像传感器的输出图像品质有了更高的要求
。CMOS
图像传感器依据信号采集方式，可分为两种类别：一种方式是，对像素设定曝光时长进而测量电压信号变化量的方式；第二种方式是，对像素设定电压变化量进而测量曝光时长的方式，此种图像传感器称为脉冲序列式图像传感器
。

技术实现思路

[0003]根据本公开实施例的一个方面，提供了一种信号处理电路，包括：由
m
行
*n
列的第一像素单元组成的第一像素阵列，由
p
行
*n
列的第二像素单元组成的第二像素阵列，以及
n
个列处理器；其中，每个所述列处理器对应一列中的
m
个所述第一像素单元和
p
个所述第二像素单元；所述
m、n、p
分别为大于等于1的整数；
[0004]所述第一像素阵列，用于根据复位信号控制所述第一像素阵列中的所述第一像素单元逐行执行复位，每行所述第一像素阵列输出
n
个所述复位信号并分别发送到
n
个所述列处理器；
[0005]所述第二像素阵列，用于在所述第一像素阵列完成复位后，根据外部控制信号控制所述第二像素单元逐行进行像素信号的量化，每行所述第二像素单元输出
n
个目标信号并分别发送到
n
个所述列处理器；
[0006]每个所述列处理器，分别用于接收每个所述第二像素单元的所述目标信号，根据所述目标信号和预存的
m
个所述复位信号，确定所述第二像素单元对应的编码数据
。
[0007]可选地，所述列处理器包括信号存储单元和一个比较器；
[0008]所述信号存储单元的一端与所述比较器的第一输入端连接，以及通过开关与外部信号输入端连接；所述信号存储单元的另一端通过一个开关与比较信号连接，通过另一个开关接地；
[0009]所述比较器的第一输入端与所述信号存储单元的一端连接，并通开关与所述外部信号输入端连接；所述比较器的第二输入端通过一个开关与所述外部信号输入端连接，通过另一个开关接地
。
[0010]可选地，所述信号存储单元包括
m
个电容和
m
个开关；每个所述电容与一个开关串联后互相并联；
[0011]每个所述电容，用于存储一个所述第一像素单元传输的所述复位信号；
[0012]所述信号存储单元通过并联结构确定
m
个所述复位信号的信号平均值，将所述信号平均值和所述比较信号的差值作为所述比较器的第一输入端的差值信号
。
[0013]可选地，所述比较器，用于响应于所述第二像素单元输出所述目标信号，通过控制多个所述开关的导通和断开，使所述差值信号输入所述比较器的第一输入端，所述目标信号输入所述比较器的第二输入端；根据所述差值信号和所述目标信号之间的关系，确定所述编码数据
。
[0014]可选地，所述列处理器中还包括一个
D
触发器；
[0015]所述
D
触发器的输入端与所述比较器的输出端连接，输出端与所述列处理器对应的每个所述第一像素单元以及所述列处理器对应的每个所述第二像素单元连接；并根据外部时钟信号的控制输出复位信号到每个所述第一像素单元和每个所述第二像素单元
。
[0016]可选地，所述第二像素组中每个所述第二像素单元在输出所述目标信号后，根据所述列处理器反馈的复位信号和第一时序信号控制所述第二像素单元执行复位操作，并根据第二时序信号的控制结束所述第二像素单元的复位操作
。
[0017]可选地，所述第一像素单元和所述第二像素单元分别为图像传感器像素单元
。
[0018]可选地，所述图像传感器像素单元包括：光电二极管
、
复位控制电路和辅助电路；
[0019]所述光电二极管，用于在曝光时长内接收光信号以产生光电电荷，并根据所述复位控制电路的控制执行复位操作；
[0020]所述复位控制电路，用于根据第一时序信号控制所述光电二极管执行复位操作；
[0021]所述辅助电路，用于在所述光电二极管复位时输出复位信号，或根据所述光电二极管的电势变化，输出目标信号
。
[0022]可选地，所述复位控制电路包括复位晶体管和至少一个辅助晶体管；
[0023]所述复位晶体管的源极与所述光电二极管连接，漏极与供电电源连接，栅极与至少一个辅助晶体管连接，用于根据所述至少一个辅助晶体管的导通或断开，控制所述光电二极管执行复位操作
。
[0024]可选地，所述至少一个辅助晶体管包括第一辅助晶体管和第二辅助晶体管；
[0025]所述第一辅助晶体管的源极与列处理器连接，漏极与所述复位晶体管的栅极连接，栅极连接第一时序信号，根据所述第一时序信号连通或断开所述复位晶体管的栅极与所述列处理器之间的连接；
[0026]所述第二辅助晶体管的源极接地，漏极与所述复位晶体管的栅极连接，栅极连接第二时序信号，根据所述第二时序信号连通或断开所述复位晶体管的栅极与地之间的连接
。
[0027]可选地，所述辅助电路包括源跟随晶体管和像素选择晶体管；
[0028]所述源跟随晶体管的栅极与所述光电二极管连接，源极与所述像素选择晶体管连接，漏极与供电电源连接；用于探测并跟随所述光电二极管的电势变化，确定目标信号或复位信号；
[0029]所述像素选择晶体管的漏极与所述源跟随晶体管的源极连接，源极为图像传感器像素的信号输出端，栅极与外部控制信号连接，并根据所述外部控制信号的控制确定是否输出所述目标信号或所述复位信号
。
[0030]根据本公开实施例的另一方面，提供了一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器，还包括上述任一实施例所述的图像传感器；
[0031]所述存储器存储计算机执行指令；
[0032]所述处理器执行所述存储器存储的计算机执行指令，以控制所述图像传感器
。
[0033]可选地，所述电子设备被纳入为以下任意一项：脉冲相机
、
高速相机
、
音
/
视频播放器
、
导航设备
、
固定位置终端...

【技术保护点】

【技术特征摘要】
1.
一种信号处理电路，其特征在于，包括：由
m
行
*n
列的第一像素单元组成的第一像素阵列，由
p
行
*n
列的第二像素单元组成的第二像素阵列，以及
n
个列处理器；其中，每个所述列处理器对应一列中的
m
个所述第一像素单元和
p
个所述第二像素单元；所述
m、n、p
分别为大于等于1的整数；所述第一像素阵列，用于根据复位信号控制所述第一像素阵列中的所述第一像素单元逐行执行复位，每行所述第一像素阵列输出
n
个所述复位信号并分别发送到
n
个所述列处理器；所述第二像素阵列，用于在所述第一像素阵列完成复位后，根据外部控制信号控制所述第二像素单元逐行进行像素信号的量化，每行所述第二像素单元输出
n
个目标信号并分别发送到
n
个所述列处理器；每个所述列处理器，分别用于接收每个所述第二像素单元的所述目标信号，根据所述目标信号和预存的
m
个所述复位信号，确定所述第二像素单元对应的编码数据
。2.
根据权利要求1所述的信号处理电路，其特征在于，所述列处理器包括信号存储单元和一个比较器；所述信号存储单元的一端与所述比较器的第一输入端连接，以及通过开关与外部信号输入端连接；所述信号存储单元的另一端通过一个开关与比较信号连接，通过另一个开关接地；所述比较器的第一输入端与所述信号存储单元的一端连接，并通过开关与所述外部信号输入端连接；所述比较器的第二输入端通过一个开关与所述外部信号输入端连接，通过另一个开关接地
。3.
根据权利要求2所述的信号处理电路，其特征在于，所述信号存储单元包括
m
个电容和
m
个开关；每个所述电容与一个开关串联后互相并联；每个所述电容，用于存储一个所述第一像素单元传输的所述复位信号；所述信号存储单元通过并联结构确定
m
个所述复位信号的信号平均值，将所述信号平均值和所述比较信号的差值作为所述比较器的第一输入端的差值信号
。4.
根据权利要求3所述的信号处理电路，其特征在于，所述比较器，用于响应于所述第二像素单元输出所述目标信号，通过控制多个所述开关的导通和断开，使所述差值信号输入所述比较器的第一输入端，所述目标信号输入所述比较器的第二输入端；根据所述差值信号和所述目标信号之间的关系，确定所述编码数据
。5.
根据权利要求2‑4任一所述的信号处理电路，其特征在于，所述列处理器中还包括一个
D
触发器；所述
D
触发器的输入端与所述比较器的输出端连接，输出端与所述列处理器对应的每个所述第一像素单元以及所述列处理器对应的每个所述第二像素单元连接；并根据外部时钟信号的控制输出复位信号到每个所述第一像素单元和每个所述第二像素单元
。6.
根据权利要求1‑5任一所述的信号处理电路，其特征在于，所述第二像素组中每个所述第二像素单元在输出所述目标信号后，根据所述列处理器反馈的复位信号和第一时序信号控制所述第二像素单元执行复位操作，并根据第二时...

【专利技术属性】
技术研发人员：郭同辉，
申请(专利权)人：脉冲视觉北京科技有限公司，
类型：发明
国别省市：