模拟数字转换器的测试系统与测试方法技术方案

本发明专利技术提供一种基于回绕架构的模拟数字转换器测试系统与方法，以测试一Ｍ位元的模拟数字转换器。本发明专利技术以一Ｎ位元数字模拟转换器将数字输入转换为一基本测试信号，并使用一分段电路缩放该基本测试信号并叠加分段直流电平以提供对应的分段测试信号，以根据该模拟数字转换器对该分段测试信号的转换结果测试该模拟数字转换器。本发明专利技术可利用低成本的实用回绕架构来达到测试的目的。

【技术实现步骤摘要】

本专利技术涉及一种模拟数字转换器的测试系统与方法，尤其涉及一种在N位元数字 模拟转换器至M位元模拟数字转换器的回绕测试架构下采用分段测试的测试系统与方法。
技术介绍
各种信号电路是现代集成电路中常见的构筑方块。譬如说，模拟数字转换器(ADC， Analog-to-Digital Converter) ^^Ι (DAC, Digital-to-Analog Converter) 等在数字信号与模拟信号间进行转换的信号电路就常被整合于同一芯片/集成电路中，其 用途涵盖模拟音像信号和/或模拟感测信号的提取与数字化，以及数字信号的模拟音像 输出和/或模拟驱动输出等等。
技术实现思路
由于模拟数字转换器已成为现代集成电路中普遍使用的构筑方块，如何测试其功 能也成为一个重要的课题。在一种实施例中，是以一数字模拟转换器搭配待测试的模拟数字转换器来建构出 一种回绕(loopback)测试架构。数字模拟转换器将测试数码(testcode)的数字输入转换 为模拟的测试信号，而待测试的模拟数字转换器则将此模拟测试信号转换为对应的数字输 出。根据测试数码数字输入分析比对模拟数字转换器的数字输出，就可了解模拟数字转换 器的功能表现。不过，在数字模拟转换器输出的峰值范围与模拟数字转换器的额定输入相等的情 形下实际实行上述实施例时，数字模拟转换器的解析度必须优于待测试的模拟数字转换 器。也就是说，在此种实施例中，若数字模拟转换器为一 N位元的数字模拟转换器(可将N 位元的数字输入转换为模拟输出)，且模拟数字转换器为一 M位元的模拟数字转换器(可将 模拟输入转换为M位元数字输出)，则N必须大于M才能明确地真实反应测试结果。在以此 种实施例进行测试时，即使模拟数字转换器的功能正常，但若N等于M或甚至小于M，数字输 入中某些数值相邻的测试数码就可能在回绕架构中被分别对应到数值不相邻的数字输出； 而这种情形的发生会被错误地解读为模拟数字转换器的数码遗失(missing code) 0因此， 在此种实施例的一个典型例子中，必须要以成本较高的12位元数字模拟转换器才能正确 测试10位元模拟数字转换器。相对地，本专利技术即是要提出一种成本低廉且实用的测试系统与方法来测试模拟数 字转换器的功能表现。本专利技术提供的一种测试系统，用来以回绕架构测试一模拟数字转换器，其包含有 一模拟信号电路，用来提供一模拟的基本测试信号；以及一分段电路，用来缩放该基本测试 信号的信号强度并叠加一分段直流电平以产生一对应的分段测试信号，使该测试系统得以 根据该模拟数字转换器对该分段测试信号的转换结果反映该模拟数字转换器的测试结果。在本专利技术测试系统的一实施例中，也是以回绕(loopback)架构测试模拟数字转换器。除了待测试的模拟数字转换器之外，此回绕架构中包括一分段电路及一搭配的数字 模拟转换器。数字模拟转换器可视为一模拟信号电路，用来将测试数码数字输入转换为一 模拟的基本测试信号。分段(segmentation)电路则用来缩放(scale)基本测试信号的信 号强度并叠加一分段直流电平以产生一对应的分段测试信号，使本专利技术测试系统得以根据 模拟数字转换器对分段测试信号的转换结果反映对模拟数字转换器的测试结果。在本专利技术的一实施例中，本专利技术分段电路是依据一缩放比率1/L缩放基本测试信 号的峰值范围，以使基本测试信号在缩放后的峰值范围小于缩放前的峰值范围；另外，分 段电路还可依序将多个不同的分段直流电平叠加至缩放后的基本测试信号，以分别提供多 个对应的分段测试信号，并使至少两个分段测试信号所分别对应的信号摆动范围有部分重 叠。等效上，分段电路的运行可增进基本测试信号的解析度，使本专利技术可顺利无误地达到测 试的目的。 更明确地说，假设本专利技术分段电路要依序提供K个(K为大于1的定值常数)分段 测试信号，分段电路缩放基本测试信号的缩放比率1/L就可由K值决定。在缩放基本测试 信号之余，分段电路还会将K个相异的分段直流电平分别叠加于缩放后的基本测试信号， 以形成K个分段测试信号。缩放比率与分段直流电平的设定会使这K个分段测试信号的摆 动范围相异但两两之间有部分重叠，且所有分段测试信号的摆动范围可联集涵盖基本测试 信号在缩放前的峰值范围。举例来说，在解析度允许的情形下，本专利技术可利用10位元数字 模拟转换器搭配两分段(K = 2)或三分段(K = 3)的分段电路来测试10位元的模拟数字 转换器。在本专利技术的一实施例中，本专利技术分段电路中设有一缩放电阻网络、一电平调整电 阻网络以及一运算放大器。缩放电阻网络中包括有两个电阻，以根据这两电阻设定前述的 缩放比率。电平调整电阻网络中则包括有一可变电阻，以根据可变电阻的值调整分段直流 电平。运算放大器则具有两输入端，分别耦接于缩放电阻网络与电平调整电阻网络，使运算 放大器得以输出分段测试信号。其中，缩放电阻网络与运算放大器的组合可视为一缩放电 路，耦接于该模拟信号电路，用来缩放数字模拟转换器所提供的基本测试信号。电平调整电 阻网络与运算放大器的组合则可视为一电平叠加电路，耦接于该缩放电路与该模拟数字转 换器之间，用来将分段直流电平叠加至缩放后的基本测试信号以产生各分段测试信号。本专利技术的又一目的是提供一种运用前述回绕架构测试模拟数字转换器的方法。其 用来以回绕架构测试一模拟数字转换器；该方法包含有提供一模拟的基本测试信号；缩 放该基本测试信号的信号强度并叠加一分段直流电平以产生一对应的分段测试信号；以及 根据该模拟数字转换器对该分段测试信号的转换结果反映该模拟数字转换器的测试结果。 本专利技术是以低成本的分段技术配合数字模拟转换器与模拟数字转换器形成回绕架构来测 试模拟数字转换器，不仅可以避免解析度配置不当所导致的测试结果误报，也不需使用高 成本的高位元数字模拟转换器来进行测试，故本专利技术可兼顾测试的成本与正确性。为了能更进一步了解本专利技术特征及
技术实现思路
，请参阅以下有关本专利技术的详细说明 与附图，然而附图仅提供参考与说明，并非用来对本专利技术加以限制。附图说明图1与图2示意的是回绕架构的一种实施例。图3示意的是本专利技术的测试系统与其运行原理。图4推广图3中分段电路的运行情形。图5示意的是图3中分段电路的实施例。图6为本专利技术测试系统运行流程的一种实施例。上述附图中的附图标记说明如下10、10，、30数字模拟转换器 12、32模拟数字转换器20测试系统22缩放电阻网络24电平调整电阻网络 36分段电路38合成分析电路600流程602-616 步骤C 电容Vcc工作电压GND地端电压DiO、Di数字输入DiO (n) -DiO (n_l)、Di (n_2) -Di (η)测试数码AtO测试信号At基本测试信号As、As (1) -As ⑵、As (1) -As (k_l) /As (k) -As ⑷分段测试信号DoO、Do、Do (I)-Do (2)数字输出LoO (n-2) -LoO (η)、Lo (n_2) -Lo (η)量化阶层Dr合成输出App、App/L、App/L(l)-App/L(K)峰值范围overlap 部分重叠OP运算放大器Ra、Rb、Rs、Rv、Req 电阻SL(l)-SL(k-l)/SL(k) -SL(K)直流电平N1-N3 节点具体实施例方式请参考图本文档来自技高网...

【技术保护点】
一种测试系统，用来以回绕架构测试一模拟数字转换器，其包含有：一模拟信号电路，用来提供一模拟的基本测试信号；以及一分段电路，用来缩放该基本测试信号的信号强度并叠加一分段直流电平以产生一对应的分段测试信号，使该测试系统得以根据该模拟数字转换器对该分段测试信号的转换结果反映该模拟数字转换器的测试结果。

【技术特征摘要】

【专利技术属性】
技术研发人员：赖宗裕，
申请(专利权)人：智原科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]