ＰＬＬ电路制造技术

提供了一种ＰＬＬ电路。该ＰＬＬ电路包括第一环路滤波器和第二环路滤波器。该ＰＬＬ电路还包括：电流信号生成电路，该电流信号生成电路包括生成要被输出到第一环路滤波器的第一电流信号的第一输出驱动器和生成要被输出到第二环路滤波器的第二电流信号的第二输出驱动器；和控制电路，该控制电路选择第一输出驱动器和第二输出驱动器中的哪一个将被激活。

【技术实现步骤摘要】

本专利技术涉及一种锁相环(PLL)电路。
技术介绍
最近，在各种装置中使用的专用集成电路(ASIC)、微计算机等等中，已经将PLL电 路用在芯片上以用于时钟信号分配。存在PLL电路所要求的各种特性。例如，当打算缩短锁 定时间时，使用包括具有高的截止频率的环路滤波器的PLL电路，并且当打算抑制输入时 钟的抖动被传递到输出时钟时，使用包括具有低的截止频率的环路滤波器的PLL电路。这 样，期望的是，实现与根据情况所要求的特性一致地生成时钟信号的PLL电路。图6示出根据在日本专利No. 3840468中公开的现有技术的包括环路滤波器的PLL 电路1的块构造。参考图6，PLL电路1包括相位频率检测器10、开关电路SW10和SW20、环 路滤波器FIL10和FIL20、电压控制振荡器20、分频器30以及控制电路40。相位频率检测器10比较从输入端子mi输入的时钟信号和从分频器30输出的时 钟信号的相位。然后相位频率检测器10经由开关电路SW10将与时钟信号之间的相位差相 对应的电流信号VC输出到环路滤波器FIL10或者FIL20。环路滤波器FIL10或者FIL20具有不同的截止频率。环路滤波本文档来自技高网...

【技术保护点】
一种包括第一环路滤波器和第二环路滤波器的ＰＬＬ电路，包括：电流信号生成电路，所述电流信号生成电路包括第一输出驱动器和第二输出驱动器，所述第一输出驱动器生成要被输出到所述第一环路滤波器的第一电流信号，并且所述第二输出驱动器生成要被输出到所述第二环路滤波器的第二电流信号；以及控制电路，所述控制电路选择所述第一输出驱动器和所述第二输出驱动器中的哪一个将被激活。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：古田敦士，
申请(专利权)人：恩益禧电子股份有限公司，
类型：发明
国别省市：JP[日本]