一种宽输入范围低输出纹波的制造技术

本发明专利技术公开了一种宽输入范围低输出纹波的

【技术实现步骤摘要】
一种宽输入范围低输出纹波的NMOS型LDO电路


[0001]本专利技术涉及模拟电路电源晶体管理
，尤其涉及一种宽输入范围低输出纹波的
NMOS
型
LDO
电路
。

技术介绍

[0002]LDO
的主要功能为将输入的带有波动的电压转化为输出的稳定电压，而以
NMOS
型
LDO
因
NMOS
导电的载流子为有着更高迁移率的电子，有低漏失电压，低输出噪声，高电源抑制比，低静态功耗等特点，被广泛应用于各类电源电路，
LDO
的工作原理为通过采样输出电压与电路产生的基准电压进行比较，经过误差放大器调整调整晶体管栅极电压以闭环控制输出电压
。NMOS
型
LDO
主要包括
NMOS
调整晶体管，采样电路，误差放大器电路，精密基准电路，电荷泵电路，过温保护
、
过流保护和欠压保护电路等；
[0003]为了能够使
NMOS
调整晶体管能正常工作，
NMOS
调整晶体管的栅极电压应比输出电压至少更高一个阈值电压大小，需要使用电荷泵电路为误差放大器供电以抬升
NMOS
调整晶体管栅极的电压调整范围，这个电荷泵在
NMOS
调整晶体管栅极电压与输出电压差较小以至于无法导通
NMOS
调整晶体管时启动，为
NMOS
调整晶体管的栅极提供一个电源轨，此外，在较低输入电压的条件下，精密基准电路等
LDO
其他部分电路无法工作，仍然需要电荷泵抬升电压提供另一个电源轨，这部分要求抬升电压高于基准电路启动和
EA
正常工作的最低电压且由于为整体电路供电要求有着较强的带载能力，且为保证所有
MOS
晶体管都不超过
MOS
晶体管的最大耐压，整个系统通常采用的
5V
工艺，但是在
0.8V
‑
1.1V
的极端输入电压下，系统受到当前工艺最差
PVT
条件下阈值电压的限制，无法满足
5VMOS
晶体管过驱动电压的要求，工作在强反型区，因此所有基于
5VMOS
晶体管的电路设计都无法正常工作，同时，
1.8V
工艺下的
MOS
晶体管能够在输入电压为
0.8V
的低压条件下正常工作，但是当输入电压来到
1.8V
以上时，晶体管子的最大耐压又成为了限制因素
。

技术实现思路

[0004]为了解决上述技术问题，本专利技术的目的是提供一种宽输入范围低输出纹波的
NMOS
型
LDO
电路，通过对无额外偏置电压的
NMOS
型低压差线性稳压器中电荷泵的整体拓扑结构进行改进实现让
LDO
具有
0.8V
‑
6.5V
的宽输入电压范围
。
[0005]本专利技术所采用的第一技术方案是：一种宽输入范围低输出纹波的
NMOS
型
LDO
电路，包括第一电荷泵电路
、
第二电荷泵电路
、
第三电荷泵电路
、
输入钳位模块电路和使能信号产生模块电路，其中，所述第二电荷泵电路
、
第一电荷泵电路和第三电荷泵电路依次连接，所述输入钳位模块电路的输出端分别与第二电荷泵电路的输入端
、
第一电荷泵电路的输入端和使能信号产生模块电路的输入端连接，所述使能信号产生模块电路的输出端分别与第二电荷泵电路的输入端和第一电荷泵电路的输入端连接，所述输入钳位模块电路的输入端获取待处理电压电源，所述第三电荷泵电路输出最终的电压电源：
[0006]所述输入钳位模块电路用于获取待处理电压，并防止第一电荷泵电路
、
第二电荷
泵电路
、
第三电荷泵电路和使能信号产生模块电路中的
5VMOS
晶体管超过最大额定电压；
[0007]所述第一电荷泵电路用于在
0.8
‑
6.5V
的全输入电压范围内与0‑
400
μ
A
的负载范围内提供大于或等于
3V
的输出电压轨；
[0008]所述第二电荷泵电路包括正电压电荷泵电路
、
负电压电荷泵电路
、
正压旁路电路
、
负压旁路电路和低压时钟产生电路；
[0009]所述正电压电荷泵电路的输入端与输入钳位模块电路的输出端连接，所述低压时钟产生电路与正压旁路电路相互连接，所述低压时钟产生电路的输出端分别与正电压电荷泵电路的输入端和负电压电荷泵电路的输入端连接，所述正压旁路电路与负压旁路电路分别平行与正压电荷泵和负压电荷泵，所述低压时钟产生电路的输入端接收使能信号，所述正电压电荷泵电路的输出端与正压旁路电路输出端连接并输出电源电压
CLKVCC
，所述负电压电荷泵电路的输出端与负压旁路电路的输出端连接并输出虚地电压
NEGVSS
；
[0010]所述第二电荷泵电路用于在输入电压低于
1.6V
时抬高电源电压并提供负压虚地，为第一电荷泵电路在低压下提供驱动能力；
[0011]所述第三电荷泵电路用于处理当
LDO
输出电压大于阈值时，将第一电荷泵电路的输出电压
VDD_CP
进一步抬升至
VDD_GATE
，满足调整晶体管过驱动电压的要求；
[0012]所述使能信号产生模块电路用于对输入的待处理电压进行预判定，确认合适的电荷泵开启级数
。
[0013]进一步，所述第一电荷泵电路和第三电荷泵电路由
5V
的
PMOS
晶体管器件和
5V
的
NMOS
晶体管器件构成，所述第二电荷泵电路由
1.8V
的
PMOS
晶体管器件和
1.8V
的
NMOS
晶体管器件构成
。
[0014]进一步，在第二电荷泵电路的正电压电荷泵电路中，包括
NMOS
晶体管
NM1、NMOS
晶体管
NM2、NMOS
晶体管
NM3、NMOS
晶体管
NM4、NMOS
晶体管
NM5、NMOS
晶体管
NM6、NMOS
晶体管
NM7、NMOS
晶体管
NM8、
飞行电容
CF1、
飞行电容
CF2、
自举电容
CB1、
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种宽输入范围低输出纹波的
NMOS
型
LDO
电路，其特征在于，包括第一电荷泵电路
、
第二电荷泵电路
、
第三电荷泵电路
、
输入钳位模块电路和使能信号产生模块电路，其中，所述第二电荷泵电路
、
第一电荷泵电路和第三电荷泵电路依次连接，所述输入钳位模块电路的输出端分别与第二电荷泵电路的输入端
、
第一电荷泵电路的输入端和使能信号产生模块电路的输入端连接，所述使能信号产生模块电路的输出端分别与第二电荷泵电路的输入端和第一电荷泵电路的输入端连接，所述输入钳位模块电路的输入端获取待处理电压电源，所述第三电荷泵电路输出最终的电压电源：所述输入钳位模块电路用于获取待处理电压，并防止第一电荷泵电路
、
第二电荷泵电路
、
第三电荷泵电路和使能信号产生模块电路中的
5V MOS
晶体管超过最大额定电压；所述第一电荷泵电路用于在
0.8
‑
6.5V
的全输入电压范围内与0‑
400
μ
A
的负载范围内提供大于或等于
3V
的输出电压轨；所述第二电荷泵电路包括正电压电荷泵电路
、
负电压电荷泵电路
、
正压旁路电路
、
负压旁路电路和低压时钟产生电路；所述第二电荷泵产生正时钟电压轨和负虚地电压轨；所述正电压电荷泵电路的输入端与输入钳位模块电路的输出端连接，所述低压时钟产生电路与正压旁路电路相互连接，所述低压时钟产生电路的输出端分别与正电压电荷泵电路的输入端和负电压电荷泵电路的输入端连接，所述正压旁路电路与负压旁路电路分别平行与正压电荷泵和负压电荷泵，所述低压时钟产生电路的输入端接收使能信号，所述正电压电荷泵电路的输出端与正压旁路电路输出端连接并输出电源电压
CLKVCC
，所述负电压电荷泵电路的输出端与负压旁路电路的输出端连接并输出虚地电压
NEGVSS
；所述第二电荷泵电路用于在输入电压低于
1.6V
时抬高电源电压并提供负压虚地，为第一电荷泵电路在低压下提供驱动能力；所述第三电荷泵电路用于处理当
LDO
输出电压大于阈值时，将第一电荷泵电路的输出电压
VDD_CP
进一步抬升至
VDD_GATE
，满足调整晶体管过驱动电压的要求；所述使能信号产生模块电路用于对输入的待处理电压进行预判定，确认合适的电荷泵开启级数
。2.
根据权利要求1所述一种宽输入范围低输出纹波的
NMOS
型
LDO
电路，其特征在于，所述第一电荷泵电路和第三电荷泵电路由
5V
的
PMOS
晶体管器件和
5V
的
NMOS
晶体管器件构成，所述第二电荷泵电路由
1.8V
的
PMOS
晶体管器件和
1.8V
的
NMOS
晶体管器件构成
。3.
根据权利要求1所述一种宽输入范围低输出纹波的
NMOS
型
LDO
电路，其特征在于，在第二电荷泵电路的正电压电荷泵电路中，包括
NMOS
晶体管
NM1、NMOS
晶体管
NM2、NMOS
晶体管
NM3、NMOS
晶体管
NM4、NMOS
晶体管
NM5、NMOS
晶体管
NM6、NMOS
晶体管
NM7、NMOS
晶体管
NM8、
飞行电容
CF1、
飞行电容
CF2、
自举电容
CB1、
自举电容
CB2、
自举电容
CB3
和自举电容
CB4
，其中，所述
NMOS
晶体管
NM3、NMOS
晶体管
NM4、NMOS
晶体管
NM5、NMOS
晶体管
NM6、
自举电容
CB1、
自举电容
CB2、
自举电容
CB3
和自举电容
CB4
构成电容自举结构抬升栅极电压回路，使得
NMOS
的栅源电压
V
gs
能够满足
NMOS
晶体管的导通要求
。4.
根据权利要求1所述一种宽输入范围低输出纹波的
NMOS
型
LDO
电路，其特征在于，在第二电荷泵电路的负电压电荷泵电路中，包括
NMOS
晶体管
NM9、NMOS
晶体管
NM10、NMOS
晶体管
NM11、NMOS
晶体管
NM12、NMOS
晶体管
NM13、NMOS
晶体管
NM14、
飞行电容
CF3、
飞行电容
CF4、
自举电容
CB5
和自举电容
CB6
，所述
NMOS
晶体管
NM9
的漏极与
NMOS
晶体管
NM10
的漏极连接并接地，所述
NMOS
晶体管
NM9
的栅极分别与自举电容
CB5
的上级板
、NMOS
晶体管
NM11
的漏极和
NMOS
晶体管
NM12
的栅极连接，所述
NMOS
晶体管
NM9
的源极分别与飞行电容
CF3
的上级板
、NMOS
晶体管
NM14
的栅极和
NMOS
晶体管
NM13
的漏极连接，所述
NMOS
晶体管
NM11
的栅极分别与
NMOS
晶体管
NM12
的漏极
、
自举电容
CB6
的上级板和
NMOS
晶体管
NM10
的栅极连接，所述
NMOS
晶体管
NM11
的源极分别与
NMOS
晶体管
NM13
的源极
、NMOS
晶体管
NM12
的源极和
NMOS
晶体管
NM14
的源极连接并输出虚地电压
NEGVSS
，所述
NMOS
晶体管
NM10
的源极分别与飞行电容
CF4
的上级板
、NMOS
晶体管
NM13
的栅极和
NMOS
晶体管
NM14
的漏极连接，所述自举电容
CB5
的下级板接时钟信号
φ
N5
，所述自举电容
CB6
的下级板接时钟信号
φ
N6
，所述飞行电容
CF3
的下级板接时钟信号
NCLK
，所述飞行电容
CF4
的下级板接时钟信号
PCLK。5.
根据权利要求1所述一种宽输入范围低输出纹波的
NMOS
型
LDO
电路，其特征在于，在第二电荷泵电路的正压旁路电路中，包括
PMOS
晶体管
PM1、PMOS
晶体管
PM2、NMOS
晶体管
NM15、
非门
U1、
控制开关
SPDT I1
和控制开关
SPDT I2
，所述控制开关
SPDT I1
的第一引脚分别与
PMOS
晶体管
PM1
的源极和
PMOS
晶体管
PM2
源极连接并接
INA
，所述控制开关
SPDT I1
的第二引脚分别与
PMOS
晶体管
PM2
的栅极和
NMOS
晶体管
NM15
的栅极连接，所述控制开关
SPDT I1
的第三引脚与
NMOS
晶体管
NM15
的源极连接并接
INB
，所述控制开关
SPDTI1
的第四引脚与非门
U1
的输出端连接并接
EN
，所述
PMOS
晶体管
PM2
的漏极分别与
NMOS
晶体管
NM15
的漏极和控制开关
SPDT I2
的第三引脚连接并接
OUTB
，所述控制开关
SPDT I2
的第四引脚与
PMOS
晶体管
PM1
的栅极连接，所述控制开关
SPDT I2
的第一引脚与
PMOS
晶体管
PM1
的漏极连接并接
OUTA
，所述控制开关
SPDT I2
的第二引脚与非门
U1
的输出端连接
。6.
根据权利要求5所述一种宽输入范围低输出纹波的
NMOS
型
LDO
电路，其特征在于，所述在第二电荷泵电路的正压旁路电路中，
PMOS
晶体管
PM1
作为开关管用于控制负电压电荷泵电路输入与输出是否短接，控制开关
SPDT I1
和控制开关
SPDT I2
均为控制开关集成电路，用于将使能信号转换为相应的电平信号并驱动
PMOS
晶体管
PM1
，正压旁路电路中的
INA
和
OUTA
分别与负电压电荷泵电路的输入端与输出端连接，正压旁路电路中的
INB
与
OUTB
分别比
INA
和
OUTA
低一个
VDD
的电位
。7.
根据权利要求1所述一种宽输入范围低输出纹波的
NMOS
型
LDO
电路，其特征在于，所述控制开关集成电路包括
PMOS
晶体管
PM3、PMOS
晶体管
PM4、NMOS
晶体管
NM16、NMOS
...

【专利技术属性】
技术研发人员：吴桐，祝磊，曾浩生，陈伟冲，
申请(专利权)人：广州拓尔微电子有限公司，
类型：发明
国别省市：