一种基于制造技术

本发明专利技术提供了一种基于

【技术实现步骤摘要】
一种基于JESD204B协议的弹性缓冲器


[0001]本专利技术属于高速串行接口
，具体涉及一种基于
JESD204B
协议的弹性缓冲器
。

技术介绍

[0002]随着对数据吞吐量要求越来越高，并行接口已经逐步被高速串行接口所取代
。JESD204B
协议具有的支持高达
12.5Gbyte/s
的数据传输速率
、
引脚数目少
、
扩展性高等特点，使其迅速成为数模
/
模数转换器接口的主流标准
。JESD204B
协议子类1规定，收发两端传输的数据包括3种类型
:
连续的
/K/
字节
、
初始通道同步序列
(ILAS)
和用户数据
。
初始通道同步序列
(ILAS)
由四个多帧组成，帧首为
/R/
字节，帧尾为
/A/
字节
。
通过检测数据流中
/K/
字节可以从正确的字节位置输出，并且通过设置一个多帧中的字节数
(K*F)
为4的倍数，检测
/R/
字节就可以从正确的四字节位置输出
。
[0003]数据在不同通道传输时会有固定延迟和可变延迟
。
固定延迟指设备本身数据处理所产生的所有通道共有的延迟
。
可变延迟指通道之间处理数据的不同
、
>通道走线不同等原因产生的通道之间各种独立的延迟
。
可变延迟会导致通道之间产生不对齐的情况
。
在高速转换器应用系统中，往往要求电路两次上电或是链路重新建立时，从发送端基于帧的数据开始到接收端接收并输出帧数据之间的延迟一致，即确定性延迟
。
因此一种适用于四字节处理方案的弹性缓冲器设计显得尤为重要
。

技术实现思路

[0004]为了解决现有技术中存在的上述问题，本专利技术提供了一种基于
JESD204B
协议的弹性缓冲器
。
本专利技术要解决的技术问题通过以下技术方案实现：
[0005]本专利技术提供了一种基于
JESD204B
协议的弹性缓冲器，所述弹性缓冲器用于：
[0006]检测多个通道的同步序列
ILAS
中的
R
字，以确定固定时延；
[0007]存储所有多个通道的同步序列
ILAS
，在同一时间释放以使所有通道同步；
[0008]将固定时延赋值给计数器，以使四字计数器达到固定时延后归零，并对读地址和写地址同步计数；所述
ILAS
包括四个多帧；
[0009]根据读地址和写地址的计数值计算每个通道的
ILAS
的可变时延
。
[0010]有益效果：
[0011]本专利技术提供了一种基于
JESD204B
协议的弹性缓冲器，检测多个通道的同步序列
ILAS
中的
R
字，以确定固定时延；存储所有多个通道的同步序列
ILAS
，在同一时间释放以使所有通道同步；将固定时延赋值给计数器，以使四字计数器达到固定时延后归零，并对读地址和写地址同步计数；所述
ILAS
包括四个多帧；根据读地址和写地址的计数值计算每个通道的
ILAS
的可变时延
。
本专利技术通过读取同步
FIFO
的读写地址，可以准确确定可变延迟取值，对于
JESD204B
子类1的四字节处理适应性较高
。
[0012]以下将结合附图及实施例对本专利技术做进一步详细说明
。
附图说明
[0013]图1是本专利技术提供的一种基于
JESD204B
协议的弹性缓冲器的工作流程示意图；
[0014]图2是本专利技术提供的计算固定时延和可变时延的过程示意图
。
具体实施方式
[0015]下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此
。
[0016]JESD204B
协议子类1通过
SYSREF
来实现确定性延迟
。
通过与器件时钟同源的
SYSREF
信号对齐所有本地多帧时钟
(LMFC)
，在初始通道同步阶段，发送端在
LMFC
上升沿同时发送
ILAS
序列，接收端通过确定各个通道
ILAS
序列到达的时间，就可以确定固定延迟和最小可变延迟，从而实现多通道数据的同步
。
通过四字节处理方案可以对数据流中的控制信息和数据信息并行处理，简化了接收端各种同步的处理过程，并且使工作时钟频率从
1.25GHz
降到
312.5MHz
，简化了
CMOS
实现工艺要求
。
一种适用于四字节处理方案的弹性缓冲器设计显得尤为重要
。
[0017]下面详细介绍本专利技术的方案细节
。
[0018]结合1至图2，本专利技术提供了一种基于
JESD204B
协议的弹性缓冲器，所述弹性缓冲器用于：
[0019]S100
，检测多个通道的同步序列
ILAS
中的
R
字，以确定固定时延；
[0020]S200
，存储所有多个通道的同步序列
ILAS
，在同一时间释放以使所有通道同步；
[0021]本专利技术将所有通道的四字节数据缓冲，并在所有通道都检测到
R
字节时释放所有缓存，以实现所述接收端各通道之间数据的同步
。
[0022]S300
，将固定时延赋值给计数器，以使四字计数器达到固定时延后归零，并对读地址和写地址同步计数；所述
ILAS
包括四个多帧；
[0023]S400
，根据读地址和写地址的计数值计算每个通道的
ILAS
的可变时延
。
[0024]具体的，参考图2，本专利技术的弹性缓冲器设置在所述接收端中；
[0025]所述接收端通过置低
SYNC
信号对发送端发出多通道同步请求；
[0026]所述发送端检测到
SYNC
信号置低后进入码组同步状态
CGS
，并在
CGS
下发送连续的
K
字节；
[0027]所述接收端检测到4个连续有效的
K
字节后取消多通道同步请求；
[0028]所述发送端在多通道同步请求取消之后，在下一个本地多帧时钟
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于
JESD204B
协议的弹性缓冲器，其特征在于，所述弹性缓冲器用于：检测多个通道的同步序列
ILAS
中的
R
字，以确定固定时延；存储所有多个通道的同步序列
ILAS
，在同一时间释放以使所有通道同步；将固定时延赋值给计数器，以使四字计数器达到固定时延后归零，并对读地址和写地址同步计数；所述
ILAS
包括四个多帧；根据读地址和写地址的计数值计算每个通道的
ILAS
的可变时延
。2.
根据权利要求1所述的基于
JESD204B
协议的弹性缓冲器，其特征在于，所述弹性缓冲器设置在接收端中；所述接收端通过置低
SYNC
信号对发送端发出多通道同步请求；所述发送端检测到
SYNC
信号置低后进入码组同步状态
CGS
，并在
CGS
下发送连续的
K
字节；所述接收端检测到4个连续有效的
K
字节后取消多通道同步请求；所述发送端在多通道同步请求取消之后，在下一个本地多帧时钟
LMFC
上升沿向所述接收端发送各个通道的同步序列
ILAS
；所述接收端将
ILAS
的多帧转换成四字节数据
。3.
根据权利要求2所述的基于
JESD204B
协议的弹性缓冲器，其特征在于，所述检测多个通道的同步序列
ILAS
中的
R
字以确定固定时延包括：所述弹性缓冲器将各个通道的四字节数据读入；检测各个通道的四字节数据中
K
字和
R
字位置；确定最先检测到
R
字的
ILAS
的达到时间与发送时间，并求取到达时间与发送时间之间的时延作为固定时延
。4.
根据权利要求2所述的基于
JESD204B
协议的弹性缓冲器，其特征在于，所述存储所有多个通道的同步序列
ILAS
，在同一时间释放以使所有通道同步包括：将所有通道的四字节数据缓冲，并在所有通道都检测到
R
字节时释放所有缓存，以实现所述接收端各通道之间数据的同步
。5.
根据权利要求2所述的基于
JESD204B
协议的弹性缓冲器，其特征在于，所述接收端还包括一个四字节计数器，所述弹性缓冲器将所述固定时延赋值给所述四字节计数器；所述四字节计数器将固定时延确定为计数周期，所述接收端按照计数周期配置计数参数，计数参数表示为：
T
＝
K*F/4(1)
；其中，
T
为四字节计数器计数周期，
K
为一个多帧中包含的帧数，
F
为一帧中包含的字节数
。6.
根据权利要求5所述的基于
JESD204B
协议的弹性缓冲器，其特征在于，当所有通道第一个检测到
R
字节时，锁存所述四字节计数器输出，并配置给
fixed_qb_latency
；所述
fixed_q...

【专利技术属性】
技术研发人员：刘术彬，韩康，王赫，彭报，
申请(专利权)人：西安电子科技大学重庆集成电路创新研究院，
类型：发明
国别省市：