【技术实现步骤摘要】
柔性三维集成电路结构的制备方法、反相器及集成电路
[0001]本申请涉及半导体
,特别地涉及一种柔性三维集成电路结构的制备方法
、
反相器及集成电路
。
技术介绍
[0002]基于
CMOS
技术的柔性电子的快速发展加速了物联网时代的到来
。
柔性
CMOS
电子被广泛应用在健康监测,人机交互和可穿戴电子产品中
。
在大多数的柔性产品应用中,
CMOS
集成电路被要求同时具有高集成密度和高机械柔韧性的特征
。
[0003]对于高密度集成电路的实现,单层堆叠的三维结构被广泛应用
。
该结构和传统的平面电路结构相比具有高集成密度和降低互连线寄生效应的优势
。
然而,传统的三维结构中存在不同层间连接的互连引线
。
通过开孔上下两层晶体管的介电层,并在孔中沉积金属来形成所述的互连引线
。
这些互连线在柔性电路弯折的时候无法承受高的机械应力,因此基于此结构形成的集成电路的机械柔韧性会大打折扣,降低此结构形成的集成电路的性能
。
[0004]针对上述问题,需要提出一种新的柔性三维集成电路结构的制备方法
、
反相器及集成电路
。
技术实现思路
[0005]针对现有技术中存在的技术问题,本申请一种柔性三维集成电路结构的制备方法
、
反相器及集成电路,以解决现有技术中存在的集成 ...
【技术保护点】
【技术特征摘要】
1.
一种柔性三维集成电路结构的制备方法,其特征在于,所述方法包括:提供第一衬底;将金属性碳纳米管作为源漏电极的形成材料旋涂在所述第一衬底上,图形化形成
P
型晶体管的第一源电极和第一漏电极,将半导体性碳纳米管作为沟道区域的形成材料旋涂在所述第一源电极和所述第一漏电极之间的所述第一衬底上,图形化形成所述
P
型晶体管的第一沟道区域,在所述第一沟道区域上沉积所述
P
型晶体管的第一栅极介电层,在所述第一栅极介电层上沉积栅极层并图形化形成所述
P
型晶体管的栅极;在所述
P
型晶体管上沉积一层氧化物绝缘层,所述氧化物绝缘层为
N
型晶体管的第二栅极介电层;通过
DC
磁控溅射的方式将金属氧化物
a
‑
IGZO
沉积在所述第二栅极介电层,形成金属氧化物
a
‑
IGZO
沟道层,并采用第一湿法刻蚀的方式去除第二沟道区域以外的所述金属氧化物
a
‑
IGZO
沟道层,形成所述
N
型晶体管的所述第二沟道区域;通过第二湿法刻蚀方式蚀刻所述第一栅极介电层和所述第二栅极介电层,露出所述
P
型晶体管的所述第一源电极和所述第一漏电极;以及在所述第二沟道区域的两侧分别形成所述
N
型晶体管的第二源电极和第二漏电极,其中所述第二漏电极与下方的所述
P
型晶体管的所述第一漏电极相连接,形成反相器的输出端
。2.
根据权利要求1所述的柔性三维集成电路结构的制备方法,其特征在于,所述
DC
磁控溅射的方式采用的溅射功率为
120W
,溅射时间为
200s
,用以实现金属氧化物
a
‑
IGZO
沟道层的厚度为
20nm
;所述第一湿法刻蚀的方式采用的是
36
%的稀盐酸与去离子水
50:1
的配比溶液
。3.
根据权利要求1所述的柔性三维集成电路结构的制备方法,其特征在于,将柔性材料溶液旋涂在包括玻璃的支持衬底上,烘干固化所述支持衬底上的柔性材料溶液形成薄膜,形成所述第一衬底
。4.
根据权利要求1所述的柔性三维集成电路结构的制备方法,其特征在于,所述第一衬底,所述第一栅极介电层,所述第二栅极介电层,所述第一沟道区域,所述第二沟道区域,所述第一源电极,所述第一漏电极的形成材料均为柔性材料
【专利技术属性】
技术研发人员:张敏,张娇娜,王婉婷,朱家豪,王佳良,王新炜,孟鸿,赵长斌,潘媛,
申请(专利权)人:北京大学深圳研究生院,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。