一种译码装置制造方法及图纸

本申请实施例提供一种译码装置

【技术实现步骤摘要】
一种译码装置、方法及芯片


[0001]本申请涉及通信
，尤其涉及一种译码装置
、
方法及芯片
。

技术介绍

[0002]随着互联网的发展，用户对通信芯片的性能和功耗的要求越来越高，比如，用户要求通信芯片具有较大的传输速率和较低的功耗
。
其中，通信芯片中的前向纠错码
(forward error correction
，
FEC)
算法模块是决定通信芯片的性能和功耗的关键模块
。
因此，在保证芯片的性能的同时，如何降低
FEC
算法模块的功耗成为亟需解决的问题
。
[0003]现有技术中，
FEC
算法模块根据接收到的数据中校正子数量，降低译码的次数，以降低
FEC
算法模块的功耗
。
具体的，
FEC
算法模块通过多个核心处理单元将接收到的数据进行译码，其中，该多个核心处理单元中的每个核心处理单元通常包括置信传播算法
(backpropagatio本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种译码装置，其特征在于，所述装置包括：预处理电路
、
第一处理电路和第二处理电路；所述预处理电路，用于根据第一数据序列和校验矩阵，确定丢失数据；所述第一处理电路，用于对第二数据序列进行全局纠错译码得到第三数据序列，所述第二数据序列包括所述第一数据序列和所述丢失数据；所述第二处理电路，用于根据随机数据序列和所述第三数据序列，得到目标数据序列
。2.
根据权利要求1所述的译码装置，其特征在于，所述预处理电路还用于：确定所述第一数据序列中的每个数据的初始校正子；根据所述初始校正子和所述校验矩阵，确定错误图样和校验成功次数；根据所述错误图样和所述校验成功次数，确定丢失数据
。3.
根据权利要求2所述的译码装置，其特征在于，所述预处理电路包括：第一计算单元，用于确定所述第一数据序列中的每个数据的初始校正子；第二计算单元，用于根据所述初始校正子和所述校验矩阵，确定错误图样
、
校验成功次数和增量校正子，所述增量校正子是所述错误图样移位得到的；所述第二计算单元，还用于根据所述增量校正子，更新所述错误图样和所述校验成功次数；所述第三计算单元，用于根据更新后的所述错误图样和所述校验成功次数，确定丢失数据
。4.
根据权利要求3所述的译码装置，其特征在于，所述预处理电路还包括：第一选择器
、
第一寄存器和第二寄存器；所述第一选择器，用于选择所述初始校正子或所述增量校正子中的一个；所述第一寄存器，用于存储选择的校正子；所述第二寄存器，用于存储所述丢失数据
。5.
根据权利要求1‑4任一项所述的译码装置，其特征在于，所述第二处理电路还用于：根据所述第三数据序列和随机数据序列，确定第四数据序列；对所述第四数据序列进行硬判决，得到目标数据序列
。6.
根据权利要求5所述的译码装置，其特征在于，所述第二处理电路包括：随机数发生器，用于产生所述随机数据序列；比较器，用于比较所述第三数据序列和所述随机数据序列，得到所述第四数据序列；第二选择器，用于选择所述第四数据序列或所述第四数据序列对应的第一目标数据序列中一个；低密度奇偶校验码电路，用于对选择的数据序列进行硬判决，得到第二目标数据序列
。7.
根据权利要求1‑6任一项所述的译码装置，其特征在于，所述第一...

【专利技术属性】
技术研发人员：卢清，常波，郑玉婷，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：