一种高压转低压电路制造技术

本申请提供了一种高压转低压电路

【技术实现步骤摘要】
一种高压转低压电路、BMS电路及微处理芯片


[0001]本申请涉及电子
，具体地涉及一种高压转低压电路
、BMS
电路及微处理芯片
。

技术介绍

[0002]在高压电源应用集成电路中，通常需要将高压电源转为低压进行信号处理，待处理完成后再转成高压输出，这是因为低压芯片的面积远比高压芯片小，转为低压处理可以节省芯片成本
。
但是，现有技术中高压转低压电路的稳定性较差，进而影响其在芯片中的使用
。

技术实现思路

[0003]本申请提供一种高压转低压电路
、BMS
电路及微处理芯片，以利于解决现有技术中高压转低压电路的稳定性较差，进而影响其在芯片中使用的问题
。
[0004]第一方面，本申请实施例提供了一种高压转低压电路，包括：
[0005]电流镜单元，包括第一晶体管和第二晶体管，所述第一晶体管的源极和所述第二晶体管的源极分别连接第一电源端，所述第一晶体管的栅极和所述第二晶体管的栅极电连接；
[0006]第三晶体管，所述第三晶体管的漏本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种高压转低压电路，其特征在于，包括：电流镜单元，包括第一晶体管和第二晶体管，所述第一晶体管的源极和所述第二晶体管的源极分别连接第一电源端，所述第一晶体管的栅极和所述第二晶体管的栅极电连接；第三晶体管，所述第三晶体管的漏极与所述第一晶体管的漏极电连接，所述第三晶体管的栅极接地，所述第三晶体管的源极通过第一电阻接地；稳压管，所述稳压管的负极通过第二电阻与所述第二晶体管的漏极电连接；二极管，所述二极管的正极与所述稳压管的正极电连接，所述二极管的负极接地
。2.
根据权利要求1所述的高压转低压电路，其特征在于，所述第三晶体管为高压耗尽型
PMOS
晶体管
,
利用所述高压耗尽型
PMOS
晶体管的负阈值电压在第一电阻产生电流
。3.
根据权利要求2所述的高压转低压电路，其特征在于，还包括：第四晶体管，所述第四晶体管的漏极连接第一电源端，所述第四晶体管的栅极连接所述第二电阻与所述稳压管之间的节点，所述第四晶体管的源极通过第三电阻接地；第一电容，所述第一电容与所述第三电阻并联；电压输出端，所述电压输出端连接所述第四晶体管与所述第三电阻之间的节点
。4.
根据权利要求3所述的高压转低压电路，其特征在于，还包括：第五晶体管，所述第五晶体管的源极连接第一电源端，所述第五晶体管的漏极连接所述第二电阻与所述稳压管之间的节点；第六晶体管，所述第六晶体管的源极连接第一电源端，所述第五晶体管的栅极与所述第六晶体管的栅极电连接；第七晶体管，所述第七晶体管的漏极与所述第六晶体管的漏极电连接，所述第七晶体管的源极连接第二电源端，所述第七晶体管的栅极通过第二电容与所述电压输出端电连接
。5.
根据权利要求4所述的高压转低压电路，其特征在于，所述第一晶体管为
NMOS
晶体管，所述第二晶体管为
NMOS
晶体管，所述第三晶体管为
PMOS
晶体管，所述第四晶体管为
PMOS
晶体管，所述第五晶体管为
PMOS
晶体管，所述第六晶体管为
PMOS
晶体管，所述第七晶体管为
NMOS
晶体管
。6.
根据权利要求3所述的高压转低压电路，其特征在于，还包括：第八晶体管，所述第八晶体管的漏极连接所述第二电阻和所述稳压管之间的节点，所述第八晶体管的源极接地；第九晶体管，所述第九晶体管的栅极与所述第八晶体管的栅极电连接，所述第九晶体管的源极连接第二电源端；第十晶体管，所述第十晶体管的漏极与所述第九晶体管的漏极电连接，所述第十晶体管的栅极通过第三电容与所述电压输出端电连接，所述第十晶体管的源极连接第一电源端
。7.
根据权利要求6所述的高压转低压电路，其特征在于，所述第一晶体管为
NMOS
晶体管，所述第二晶体管为
NMOS
晶体管，所述第三晶体管为
PMOS
晶体管，所述第四晶体管为
PMOS
晶体管，所述第八...

【专利技术属性】
技术研发人员：侯森，张剑云，
申请(专利权)人：上海领帆微电子有限公司，
类型：发明
国别省市：