一种基于制造技术

本发明专利技术公开一种基于

【技术实现步骤摘要】
一种基于AHB总线的信号压缩传输的方法、系统及装置


[0001]本专利技术涉及信号传输
，尤其涉及一种基于
AHB
总线的信号压缩传输的方法
、
系统及装置
。

技术介绍

[0002]随着芯片规模越来越大，
FPGA
原型验证中，一颗
FPGA
已经无法容纳整个
SOC
，因此需要对
SOC
进行
partition。Partition
后，由于
FPGA
的
IO
数量有限，各
FPGA
之间的互联是个关键问题
。
因此，往往在各
IP
的边界进行
partition
，另外，现在大部分
IP
都采用
AXI
与
AHB
作为接口，因此，
AHB
总线就成为了设备间的互联信号
。
[0003]AHB
总线是一种高性能总线接口
。
它定义主设备
、
从设备
、
互连之间的接口
。AHB
总线的从设备通常是内部存储器件
、
外部存储器件和一些高带宽的外设
。
[0004]在设备间传输数据以及访问寄存器时，可以采用
AHB
总线实现
。
图5为现有技术设备间基于
32
位r/>AHB
总线传输数据的示意图，如图所示，基于
AHB
总线传输数据时，在主设备和从设备之间进行，主设备需要向从设备发送
HADDR/HTRANS/HWRITE/HSIZE/HBURST/HPROT/HWDATA(
对于
32
位
AHB
总线，需要
77
根信号
)
，从设备需要往主设备发送
HRDATA/HREADY/HRESP(
对于
32
位
AHB
总线，需要
35
根信号
)
，一共需要
112
根互联信号
。
如果
AHB
总线是
128bits
，则一共需要
304
根信号
。
[0005]目前市面上存在时分复用的方式来传输
FPGA
互连线的方法，如图6所示
。
但是该方法的缺点是会影响
SOC
在
FPGA
中的实现频率，尤其是压缩率达到
64:1
时，并行时钟频率不能超过串行数据频率的
1/64
，结果将导致
FPGA
的运行速度小于
5MHz。

技术实现思路

[0006]本专利技术目的在于针对现有技术所存在的不足而提供一种基于
AHB
总线的信号压缩传输的方法
、
系统及装置的技术方案，通过将大量的
AHB
总线信号通过
FIFO/FSM
电路转成
IO
数量可控的
FPGA
间互联信号，传送到另外一颗
FPGA
，然后在接收端恢复成
AHB
信号，不仅可以大大减少
FPGA
之间的互联信号数量，而且不影响
FPGA
的
AHB
的频率
。
[0007]为了解决上述技术问题，本专利技术采用如下技术方案：
[0008]一种基于
AHB
总线的信号压缩传输的方法，其特征在于包括如下步骤：
[0009]发送设备在
AHB
总线的发送端插入接收先入先出
FIFO
通道和接收
FSM
电路，等待
TX FIFO
通过压缩通道传输完命令
、
地址和数据后释放
hready
，实现芯片间的互联；
[0010]接收设备在
AHB
总线的接收端插入接收先入先出
FIFO
通道和接收
FSM
电路，还原成原始的
AHB
总线支持的传输数据
。
[0011]本专利技术通过将大量的
AHB
总线信号通过
FIFO/FSM
电路转成
IO
数量可控的
FPGA
间互联信号，传送到另外一颗
FPGA
，然后在接收端恢复成
AHB
信号，不仅可以大大减少
FPGA
之间的互联信号数量，而且不影响
FPGA
的
AHB
的频率
。
[0012]进一步，当数据流由主设备发送从设备，主设备为发送设备，从设备为接收设备，
主设备发送给从设备的信息包括
mst2slvdata、mst2slvvld
，从设备发送给主设备的信息包括
mst2slvrdy
，其中
mst2slvdata
表示主设备发送给从设备的
data
，
mst2slvvld
表示主设备发送给从设备的与
mst2slvdata
配套的
valid
信号，
mst2slvrdy
表示从设备发送给主设备的与
mst2slvdata
配套的
ready
信号；
[0013]当数据流由从设备发送主设备，从设备为发送设备，主设备为接收设备，从设备发送给主设备的信息包括
slv2mstdata、slv2mstvld,
主设备发送给从设备的信息包括
slv2mstrdy
，其中
slv2mstdata
表示从设备发送给主设备的
data
，
slv2mstvld
表示从设备发送给主设备的与
slv2mstdata
配套的
valid
信号，
slv2mstrdy
表示主设备发送给从设备的与
slv2mstdata
配套的
ready
信号
。
[0014]进一步，
mst2slvdata
表示主设备发送给从设备的
data
，
data
包括地址信号
、
控制信号和数据信号
。
[0015]进一步，
slv2mstdata
表示从设备发送给主设备的
data
，
data
包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于
AHB
总线的信号压缩传输的方法，其特征在于包括如下步骤：发送设备在
AHB
总线的发送端插入接收先入先出
FIFO
通道和接收
FSM
电路，等待
TX FIFO
通过压缩通道传输完命令
、
地址和数据后释放
hready
，实现芯片间的互联；接收设备在
AHB
总线的接收端插入接收先入先出
FIFO
通道和接收
FSM
电路，还原成原始的
AHB
总线支持的传输数据
。2.
根据权利要求1所述的一种基于
AHB
总线的信号压缩传输的方法，其特征在于：当数据流由主设备发送从设备，所述主设备为发送设备，所述从设备为接收设备，所述主设备发送给所述从设备的信息包括
mst2slvdata、mst2slvvld
，所述从设备发送给所述主设备的信息包括
mst2slvrdy
，其中
mst2slvdata
表示主设备发送给从设备的
data
，
mst2slvvld
表示主设备发送给从设备的与
mst2slvdata
配套的
valid
信号，
mst2slvrdy
表示从设备发送给主设备的与
mst2slvdata
配套的
ready
信号；当数据流由从设备发送主设备，所述从设备为发送设备，所述主设备为接收设备，所述从设备发送给所述主设备的信息包括
slv2mstdata、slv2mstvld,
所述主设备发送给所述从设备的信息包括
slv2mstrdy
，其中
slv2mstdata
表示从设备发送给主设备的
data
，
slv2mstvld
表示从设备发送给主设备的与
slv2mstdata
配套的
valid
信号，
slv2mstrdy
表示主设备发送给从设备的与
slv2mstdata
配套的
ready
信号
。3.
根据权利要求2所述的一种基于
AHB
总线的信号压缩传输的方法，其特征在于：所述
mst2slvdata
表示主设备发送给从设备的
data
，
data
包括地址信号
、
控制信号和数据信号
。4.
根据权利要求2所述的一种基于
AHB
总线的信号压缩传输的方法，其特征在于：所述
slv2mstdata
表示从设备发送给主设备的
data
，
data
包括数据信号和响应信号
。5.
根据权利要求1所述的一种基于
AHB
总线的信号压缩传输的方法，其特征在于：所述先入先出
FIFO
通道为同步先入先出
FIFO
通道，用于适配所述先入先出
FIFO
通道两端的信号数量转化，所述先入先出
FIFO
通道的宽度采用宽度可配置的方式设置
。6.
一种基于
AHB
总线的信号压缩传输的系统，其特征在于：包括发送设备和接收设备，其中，发送设备，用于在
AHB
总线的发送端插入接收先入先出
FIF...

【专利技术属性】
技术研发人员：吴虹政，黎景宇，王涛，白柠语，
申请(专利权)人：进迭时空珠海科技有限公司，
类型：发明
国别省市：