一种制造技术

本申请涉及通信安全技术领域，公开了一种

【技术实现步骤摘要】
一种GMAC与FPGA通信自动校准方法


[0001]本申请涉及通信安全
，具体是一种
GMAC
与
FPGA
通信自动校准方法
。

技术介绍

[0002]在通信安全领域都会涉及到高速接口与
FPGA
的通信，而
GMAC
是一种性能表现优秀的高速接口
。GMAC
控制器一般集成在
CPU
的内部，作为
CPU
对外通信的千兆网络接口，控制器数据的接收与发送多采用
DMA
模式与
CPU
的内存进行交互，无需
CPU
干预
。
在现实应用中
GMAC
控制器多与
FPGA
通过
RGMII
接口直接进行相联来实现对外网络通信，这种方法一般占用
CPU
较少，传输速度较高，实时性也比较好，但在实际应用过程中由于批量生产的电气参数误差导致通信采样偏差会出现数据传输错误，而设置固定的
TX
‑
DELAY
和
RX
‑
DELAY
参数，将会导致部分设备通信异常，虽然通过一些方法，比如通信重传机制
、
手动校准时序参数可以解决问题，但是在批量生产时效率低下，需要人为调测，风险不可控
。

技术实现思路

[0003]本申请的目的在于提供一种
GMAC
与
>FPGA
通信自动校准方法，以解决上述
技术介绍
中提出的技术问题
。
[0004]为实现上述目的，本申请公开了以下技术方案：本申请提供了一种
GMAC
与
FPGA
通信自动校准方法，该方法包括以下步骤：构造样本数据；接收校准：在
CPU
端通过
GMAC
发起校准申请，使
FPGA
端进入校准模式，在校准模式下，所述
FPGA
端发送所述样本数据，所述
CPU
端接收所述样本数据后，根据所述样本数据的校验位错误数量，按照错误数量在样本数据中的比例调整
RX
‑
DELAY
，并循环接收所述样本数据进行循环验证，直至所述样本数据的校验位中没有错误后，记录
RX
‑
DELAY
校准参数值，所述
CPU
端发送接收校准结束命令，完成接收校准；发送校准：所述
CPU
端发送校准申请，进入发送校准流程，此时所述
CPU
端通过所述
GMAC
发送所述样本数据，所述
FPGA
端进入回环模式，所述
CPU
端对接收到的样本数据进行校验，统计错误数量，按照错误数量在样本数据中的比例调整
TX
‑
DELAY
，并循环接收所述样本数据进行循环验证，直至所述样本数据中没有错误发生后，记录
TX
‑
DELAY
校准参数值，所述
CPU
端发送结束校准命令，完成发送校准；回归校验：完成所述接收校准和所述发送校准后，根据
RX
‑
DELAY
校准参数值和
TX
‑
DELAY
校准参数值，所述
CPU
端发送验证申请，所述
FPGA
端进入回环验证模式，此时所述
CPU
端循环发送所述样本数据进行压力测试，统计所述样本数据中的错误数量，当发送错误时则重新进行校准，否则所述
CPU
端发送结束校准申请，退出校准模式；保存校准：结束校准后，将
RX
‑
DELAY
校准参数值和
TX
‑
DELAY
校准参数值保存为环境变量，并在下一次校准时加载该
RX
‑
DELAY
校准参数值和该
TX
‑
DELAY
校准参数值
。
[0005]作为优选，所述构造样本数据具体包括：
选取
M
个样本数据量的样本数据集；将所述样本数据集按照行和列进行分布；将所述样本数据集在行方向上划分为
N
个单元；将所述样本数据集在列方向上划分为
N
个单元
。
[0006]作为优选，所述样本数据集的每一行所述样本数据中，采用
32bit
计算
8bit
的
ECC。
[0007]作为优选，自所述样本数据集的第一列至最后一列，依次按照预设的构造方式对每一列的样本数据进行构造，所述构造方式为0滑动
、1
滑动
、
全0切换全
1、
全1切换全
0、0
和1交替切换
。
[0008]有益效果：本申请的
GMAC
与
FPGA
通信自动校准方法，应用于
GMAC
与
FPGA
直连通信的场景，根据偶发错误特性，采用双循环验证，提取统计错误位，最终根据错误位的数量，动态调整
CPU
端
GMAC
控制器的
RX
‑
DELAY
和
TX
‑
DELAY
进行校准，自动完成校准过程并保存校准参数，解决在批量生产时由于电气参数误差或者
FPGA
设计问题导致的通信错误的情况，通过本申请，能够最大化的兼容现有软件，更改应用极为方便，增强了系统的稳定性，避免出现偶发通信异常问题
。
并且，相对于
PCBA
和
FPGA
设计阶段增加延时进行调整，此方案能够最大化的兼容现有软件，更改应用极为方便，增强了系统的稳定性
。
附图说明
[0009]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0010]图1为本申请实施例提供的
GMAC
与
FPGA
通信自动校准方法的流程示意图；图2为本申请实施例提供的样本数据集示意图
。
具体实施方式
[0011]下面将对本申请实施例中的技术方案进行清楚
、
完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例
。
基于本申请中的实施例，本领域普通技术人员在没有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
GMAC
与
FPGA
通信自动校准方法，其特征在于，该方法包括以下步骤：构造样本数据；接收校准：在
CPU
端通过
GMAC
发起校准申请，使
FPGA
端进入校准模式，在校准模式下，所述
FPGA
端发送所述样本数据，所述
CPU
端接收所述样本数据后，根据所述样本数据的校验位错误数量，按照错误数量在样本数据中的比例调整
RX
‑
DELAY
，并循环接收所述样本数据进行循环验证，直至所述样本数据的校验位中没有错误后，记录
RX
‑
DELAY
校准参数值，所述
CPU
端发送接收校准结束命令，完成接收校准；发送校准：所述
CPU
端发送校准申请，进入发送校准流程，此时所述
CPU
端通过所述
GMAC
发送所述样本数据，所述
FPGA
端进入回环模式，所述
CPU
端对接收到的样本数据进行校验，统计错误数量，按照错误数量在样本数据中的比例调整
TX
‑
DELAY
，并循环接收所述样本数据进行循环验证，直至所述样本数据中没有错误发生后，记录
TX
‑
DELAY
校准参数值，所述
CPU
端发送结束校准命令，完成发送校准；回归校验：完成所述接收校准和所述发送校准后，根据
RX
‑
DELAY
校准参数值和
TX
‑
DELAY
校准参数值，所述
CPU
端发送验证申请，所述
FPGA

【专利技术属性】
技术研发人员：范鹏，胡鑫，王东方，
申请(专利权)人：广州翼辉信息技术有限公司，
类型：发明
国别省市：