压电膜层叠体及其制造方法技术

本发明专利技术提供一种压电膜层叠体，其具备SiN膜(14)和ScAlN膜(15)。SiN膜(14)具有衬底表面(14a)。ScAlN膜(15)与衬底表面(14a)相接地配置。衬底表面(14a)的表面粗糙度按算术平均粗糙度的值计为0.5nm以下。糙度的值计为0.5nm以下。糙度的值计为0.5nm以下。

【技术实现步骤摘要】
压电膜层叠体及其制造方法


[0001]本公开涉及通过层叠压电膜和衬底材料所形成的压电膜层叠体及其制造方法。

技术介绍

[0002]专利文献1公开了具备衬底材料和压电膜即ScAlN膜的压电膜层叠体。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献1：日本专利第5190841号公报

技术实现思路

[0006]ScAlN膜为六方晶，具有包含多个晶粒的多晶的晶体结构。当在多个晶粒中，六方晶的c轴在相对于ScAlN膜的膜表面垂直的方向上取向的c轴取向晶粒含有较多时，ScAlN膜的压电性提高。另一方面，当在多个晶粒中，六方晶的c轴的方向为随机的异常晶粒含有较多时，ScAlN膜的压电性降低。具有ScAlN膜中存在的异常晶粒越少、则ScAlN膜中存在的c轴取向晶粒越多的关系。因此，希望抑制ScAlN膜中的异常晶粒的发生。
[0007]鉴于上述问题点，本公开的目的是提供一种具备抑制了异常晶粒的发生的ScAlN膜的压电膜层叠体及其制造方法。
[0008]为了达到上述目的，根据本公开的第1方式，压电膜层叠体具备：带有衬底表面的衬底材料、和与衬底表面相接地配置的ScAlN膜，衬底表面的表面粗糙度按算术平均粗糙度的值计为0.5nm以下。
[0009]根据此构成，可与表面粗糙度为0.5nm以下的衬底表面相接地形成ScAlN膜。由此，与通过与表面粗糙度大于0.5nm的衬底表面相接地形成ScAlN膜的情况比较，能够抑制ScAlN膜中的异常晶粒的发生。因而，能够提供具备抑制了异常晶粒的发生的ScAlN膜的压电膜层叠体。
[0010]此外，根据本公开的第2方式，压电膜层叠体的制造方法包含：准备带有衬底表面的衬底材料的工序、使衬底表面平坦化的工序、和在使衬底表面平坦化后与衬底表面相接地形成ScAlN膜的工序；在进行平坦化的工序中，使衬底表面的表面粗糙度按算术平均粗糙度的值计为0.5nm以下。
[0011]根据此构成，能与表面粗糙度为0.5nm以下的衬底表面相接地形成ScAlN膜。由此，与通过与表面粗糙度大于0.5nm的衬底表面相接地形成ScAlN膜的情况比较，能够抑制ScAlN膜中的异常晶粒的发生。因而，能够提供具备抑制了异常晶粒的发生的ScAlN膜的压电膜层叠体。
[0012]此外，根据本公开的第3方式，压电膜层叠体的制造方法包含：准备具有表面的导电性材料的工序、使导电性材料的表面平坦化的工序、在使表面平坦化后以与导电性材料相接的状态形成具有衬底表面的衬底材料的工序、和与衬底表面相接地形成ScAlN膜的工序；在进行平坦化的工序中，通过使导电性材料的表面的表面粗糙度按算术平均粗糙度的
值计为0.5nm以下，从而使衬底表面的表面粗糙度按算术平均粗糙度的值计为0.5nm以下。
[0013]根据此构成，能与表面粗糙度为0.5nm以下的衬底表面相接地形成ScAlN膜。由此，与通过与表面粗糙度大于0.5nm的衬底表面相接地形成ScAlN膜的情况比较，能够抑制ScAlN膜中的异常晶粒的发生。因而，能够提供具备抑制了异常晶粒的发生的ScAlN膜的压电膜层叠体。
附图说明
[0014]图1是第1实施方式中的压电膜层叠体的剖视图。
[0015]图2是表示第1实施方式中的压电膜层叠体的制造方法的流程图。
[0016]图3是表示ScAlN的晶体结构的图示。
[0017]图4是表示实施例1～3及比较例1～3中的衬底表面的表面粗糙度Ra与结晶性的关系的图示。
[0018]图5A是实施例1的ScAlN膜的SEM照片。
[0019]图5B是实施例2的ScAlN膜的SEM照片。
[0020]图5C是实施例3的ScAlN膜的SEM照片。
[0021]图5D是比较例1的ScAlN膜的SEM照片。
[0022]图5E是比较例2的ScAlN膜的SEM照片。
[0023]图6是表示实施例1～3及比较例1～3中的衬底表面的表面粗糙度Ra与压电性能的关系的图示。
[0024]图7是表示实施例1～3及比较例1～3中的衬底表面的表面粗糙度Ra与tanδ的关系的图示。
[0025]图8是表示实施例1～4及比较例1～3中的衬底表面的表面粗糙度Ra与结晶性的关系的图示。
[0026]图9是第2实施方式中的压电膜层叠体的剖视图。
[0027]图10是第3实施方式中的压电膜层叠体的剖视图。
[0028]图11是第4实施方式中的压电膜层叠体的剖视图。
[0029]图12是第5实施方式中的压电膜层叠体的剖视图。
[0030]图13是表示实施例1～3、5及比较例1～4中的衬底表面的表面粗糙度Ra与结晶性的关系的图示。
[0031]图14是第6实施方式中的压电膜层叠体的剖视图。
[0032]图15是第7实施方式中的压电膜层叠体的剖视图。
[0033]图16是表示第8实施方式中的压电膜层叠体的制造方法的流程图。
具体实施方式
[0034]以下，参照附图对本公开的实施方式进行说明。另外，在以下的各实施方式相互中，对彼此相同或者均等的部分标注同一符号进行说明。
[0035](第1实施方式)
[0036]如图1所示，本实施方式的压电膜层叠体10具备Si基板11、AlN膜12、Mo膜13、SiN膜14和ScAlN膜15。这些膜层叠在一起。
[0037]Si基板11是主要由半导体材料Si构成的基板。也可以采用由Si以外的半导体材料构成的基板。
[0038]AlN膜12与Si基板11的表面相接地配置在Si基板11的上侧。AlN膜12为主要由AlN构成的膜。AlN膜12作为Mo膜13的衬底材料使用，以便提高Mo膜13的结晶性。
[0039]Mo膜13在AlN膜12的上侧与AlN膜12的表面相接地配置。换句话讲，Mo膜13在SiN膜14的下侧与SiN膜14相接地配置。SiN膜14的下侧相对于SiN膜14为ScAlN膜15侧的相反侧。
[0040]Mo膜13是主要由导电性材料Mo构成的膜。Mo膜13作为下部电极使用，用于实现ScAlN膜15的压电功能。Mo膜13具有与SiN膜14相接的表面13a。也可以替换Mo膜13而采用由Mo以外的金属材料等导电性材料构成的膜。
[0041]SiN膜14在Mo膜13的上侧与Mo膜13的表面13a相接地配置。SiN膜14是ScAlN膜15的衬底材料，为膜形状。ScAlN膜15的衬底材料与ScAlN膜15相接，支撑ScAlN膜15。SiN膜14主要由无定形的绝缘性材料SiN构成。
[0042]无定形是指不具有晶体结构的物质的状态，也称为非晶质。构成膜的材料是否为无定形可通过对膜进行电子射线衍射测定来确认。在其测定结果为光晕图案时，构成膜的材料为无定形。在本说明书中，所谓绝缘性，意指电阻率(即体积电阻率)为104Ω
·
m以上。
[0043]如果绝缘性本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种压电膜层叠体，其具备：具有衬底表面(14a、21a、22a、23a、24a、25a、26a)的衬底材料(14、21、22、23、24、25、26)、和与所述衬底表面相接地配置的ScAlN膜(15)；所述衬底表面的表面粗糙度按算术平均粗糙度的值计为0.5nm以下。2.根据权利要求1所述的压电膜层叠体，其中，所述衬底材料(14)为无定形的绝缘性材料。3.根据权利要求1所述的压电膜层叠体，其中，所述衬底材料(21)为包含多个晶粒的多晶，且是所述多个晶粒分别具有无取向结构的绝缘性材料。4.根据权利要求1所述的压电膜层叠体，其中，所述衬底材料(22)是具有并非六方晶、立方晶中的任一种的晶体结构的绝缘性材料。5.根据权利要求1所述的压电膜层叠体，其中，所述衬底材料(23)是具有六方晶或立方晶的晶体结构、并且还具有包含多个晶粒的多晶或单晶的结构的绝缘性材料，所述多个晶粒中，包含晶粒的晶轴向特定方位取向的晶粒，在所述衬底材料具有六方晶的晶体结构时，所述衬底材料为将六方晶的c轴的方向相对于所述衬底表面为垂直方向的结构除外的结构，当所述衬底材料具有立方晶的晶体结构时，所述衬底材料为将立方晶的<111>轴的方向相对于所述衬底表面为垂直方向的结构除外的结构。6.根据权利要求2～5中任一项所述的压电膜层叠体，其中，所述衬底材料为膜形状，所述衬底材料的膜厚为所述ScAlN膜的膜厚的1/10以下。7.根据权利要求2～5中任一项所述的压电膜层叠体，其中，所述压电膜层叠体具备导电性材料(13)，所述导电性材料(13)相对于所述衬底材料在所述ScAlN膜侧的相反侧与所述衬底材料相接地配置。8.根据权利要求7所述的压电膜层叠体，其中，所述导电性材料具有与所述衬底材料相接的表面(13a)，所述导电性材料的所述表面的表面粗糙度按算术平均粗糙度的值计为0.5nm以下。9.根据权利要求1所述的压电膜层叠体，其中，所述衬底材料(25)为无定形的导电性材料。10.根据权利要...

【专利技术属性】
技术研发人员：勅使河原明彦，山田英雄，阿部竜一郎，木岛健治，榎本哲也，
申请(专利权)人：丰田自动车株式会社未来瞻科技株式会社，
类型：发明
国别省市：