一种芯片系统及就绪检测方法技术方案

本发明专利技术公开了一种芯片系统及就绪检测方法

【技术实现步骤摘要】
一种芯片系统及就绪检测方法


[0001]本专利技术实施例涉及芯片
，尤其涉及一种芯片系统及就绪检测方法
。

技术介绍

[0002]随着科技的不断进步，芯片作为电子产品的核心部件，也在不断地发展和进化
。
芯片系统中的就绪检测问题也越来越复杂，目前芯片系统的就绪检测都为各个芯片同时上报就绪，无法区分是芯片系统中的哪一个芯片上报就绪，而且容易造成拥塞，也无法保证芯片工作状态的一致性
。

技术实现思路

[0003]本专利技术提供了一种芯片系统及就绪检测方法，以实现
。
[0004]第一方面，本专利技术实施例提供了一种芯片系统，包括以下三层节点：
[0005]第一层节点包括总控制节点；
[0006]第二层节点包括多个处理器节点，总控制节点分别与各处理器节点连接；
[0007]第三层节点包括多个微处理器板卡，单个处理器节点分别与多个微处理器板卡连接，各处理器节点连接不同的微处理器板卡，每个微处理器板卡上配置有多个微处理器节点；
[0008]第三层节点
、
第二层节点以及第一层节点的就绪信号逐层上报
。
[0009]第二方面，本专利技术实施例提供了一种就绪检测方法，包括：
[0010]应用于芯片系统，芯片系统包括以下三层节点：第一层节点包括总控制节点；第二层节点包括多个处理器节点，总控制节点分别与各处理器节点连接；第三层节点包括多个微处理器板卡，单个处理器节点分别与多个微处理器板卡连接，各处理器节点连接不同的微处理器板卡，每个微处理器板卡上配置有多个微处理器节点；
[0011]方法包括：
[0012]第三层节点向第二层节点上报第三层节点的就绪信号；
[0013]第二层节点向第一层节点上报第二层节点的就绪信号
。
[0014]本专利技术实施例提供了一种芯片系统及就绪检测方法，通过第三层节点
、
第二层节点以及第一层节点的就绪信号逐层上报原则，通过第一层节点根据汇聚的计算就绪信号确定计算结果，实现了就绪信号的分布式控制，保证了芯片系统中各层工作状态的一致性，保证了芯片系统计算结果的一致性，降低了第一层节点的控制压力，更便于管理，提高了芯片系统结果计算的可靠性和稳定性
。
[0015]应当理解，本部分所描述的内容并非旨在标识本专利技术实施例的关键或重要特征，也不用于限制本专利技术的范围
。
本专利技术的其他特征将通过以下的说明书而变得容易理解
。
附图说明
[0016]结合附图并参考以下具体实施方式，本公开各实施例的上述和其他特征
、
优点及
Interconnect Express
，
PCIE)
或千兆媒体访问控制器
(Gigabit Media Access Controller
，
GMAC)。
[0032]具体的，各微处理器节点
1300
的就绪信号上报至所连接的相应的微处理器板卡
130
；各微处理器板卡
130
的就绪信号上报至所连接的相应的处理器节点
120
；各处理器节点
120
的就绪信号上报至总控制节点
110。
[0033]示例性的，图2为本专利技术实施例一提供的一种单个微处理器板卡的结构示意图
。
如图2所示，单个微处理器板卡
130
上可配置多个
(
如8个
)
微处理器节点
1300。
[0034]示例性的，图3为本专利技术实施例一提供的另一种芯片系统的结构示意图
。
如图3所示，芯片系统
11
的组成方式：一个总控制节点
110
，总控制节点
110
下可有多个
(
如
64
个
)
处理器节点
120(
如
CPU
节点
)
，每一个处理器节点
120
下可有一个微处理器板卡
130
，每个微处理器板卡
130
上可配置多个
(
如8个
)
微处理器节点
1300。
[0035]可选的，就绪信号包括上电就绪信号
、
固件就绪信号
、
业务就绪信号以及计算就绪信号
。
[0036]一实施例中，上电就绪信号可以理解为各层中的电源上电正常的信号
。
其中，上电正常可以理解为电压和
/
或电流自检正常
。
固件就绪信号可以理解为各层中的软件固件自检一致的信号
。
其中，自检一致可以包括与本次计算所要使用的固件的版本一致
。
业务就绪信号可以理解为各层中的各软件初始化完成，各通信链路
(
如
PCIE、GMAC)
初始化完成的信号，可以满足计算数据在各层上的流转，达到后续业务计算和传输的要求
。
计算就绪信号可以理解为各层完成各自的计算的信号，也可以理解为将各层计算就绪信号合并的信号
。
[0037]可选的，第三层节点
13、
第二层节点
12
以及第一层节点
11
的上电就绪信号逐层上报成功后，触发固件就绪信号逐层上报；
[0038]第三层节点
13、
第二层节点
12
以及第一层节点
11
的固件就绪信号逐层上报成功后，触发业务就绪信号逐层上报；
[0039]第三层节点
13、
第二层节点
12
以及第一层节点
11
的业务就绪信号逐层上报成功后，触发计算就绪信号逐层上报；
[0040]第三层节点
13、
第二层节点
12
以及第一层节点
11
的计算就绪信号逐层上报成功后，各层节点就绪
。
[0041]可选的，第一层节点
11
用于：在第三层节点
13、
第二层节点
12
以及第一层节点
11
的计算就绪信号逐层上报成功后，根据汇聚的计算就绪信号确定计算结果
。
[0042]具体的，第三层节点
13、
第二层节点
12
以及第一层节点
11
的上电就绪信号
、
到固件就绪信号
、
到业务就绪信号，再到计算就绪信号逐层上报，通过第一层节点
11
根据汇聚的计算就绪信号确定计算结果，可以同时确保固件
、
业务和计算结果的一致本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种芯片系统，其特征在于，包括以下三层节点：第一层节点包括总控制节点；第二层节点包括多个处理器节点，所述总控制节点分别与各所述处理器节点连接；第三层节点包括多个微处理器板卡，单个处理器节点分别与多个微处理器板卡连接，各所述处理器节点连接不同的微处理器板卡，每个微处理器板卡上配置有多个微处理器节点；所述第三层节点
、
所述第二层节点以及所述第一层节点的就绪信号逐层上报
。2.
根据权利要求1所述的芯片系统，其特征在于，所述就绪信号包括上电就绪信号
、
固件就绪信号
、
业务就绪信号以及计算就绪信号
。3.
根据权利要求2所述的芯片系统，其特征在于，所述第三层节点
、
所述第二层节点以及所述第一层节点的上电就绪信号逐层上报成功后，触发所述固件就绪信号逐层上报；所述第三层节点
、
所述第二层节点以及所述第一层节点的固件就绪信号逐层上报成功后，触发所述业务就绪信号逐层上报；所述第三层节点
、
所述第二层节点以及所述第一层节点的业务就绪信号逐层上报成功后，触发所述计算就绪信号逐层上报；所述第三层节点
、
所述第二层节点以及所述第一层节点的计算就绪信号逐层上报成功后，各层节点就绪
。4.
根据权利要求1所述的芯片系统，其特征在于，所述第一层节点用于：在所述第三层节点
、
所述第二层节点以及所述第一层节点的计算就绪信号逐层上报成功后，根据汇聚的计算就绪信号确定计算结果
。5.
根据权利要求1所述的芯片系统，其特征在于，在所述第三层节点或所述第二层节点出现就绪故障的情况下，由所连接的相应的上一层节点尝试对就绪故障的节点进行恢复
。6.
根据权利要求1所述的芯片系统，其特征在于，若所述上一层节点尝试恢复设定次数的结果均为恢复失败，则所述上一层节点还用于向总控制节点上报就绪失败信息；所述总控制节点用于根据所述就绪失败信息暂停就绪流...

【专利技术属性】
技术研发人员：刘飞，
申请(专利权)人：上海思朗万维计算技术有限责任公司，
类型：发明
国别省市：