【技术实现步骤摘要】
一种基于FPGA实现视频图像缩放裁剪的HDMI转LVDS方法及装置
[0001]本专利技术属于视频信号处理
，具体涉及一种基于
FPGA
实现视频图像缩放裁剪的
HDMI
转
LVDS
方法及装置
。
技术介绍
[0002]视频信号处理技术一直在不断发展
。
随着高清晰度视频的普及，现代显示技术对视频信号的处理要求越来越高
。
其中，
HDMI
和
LVDS
技术是两种重要的视频信号传输技术
。
然而，由于这两种技术之间的不兼容性，需要一种有效的转换方案来实现它们之间的互通
。
现有的
HDMI
转
LVDS
技术主要基于
ASIC
或单片机来实现，存在许多局限性，例如仅支持特定分辨率和屏幕尺寸，无法适应不同的分辨率和屏幕尺寸，因此需要新的转换方案来解决这些问题
。
[0003]目前，市场上已经存在一些
HDMI
转
LVDS
的技术方案，其中一些方案基于
ASIC
或单片机来实现，而另一些则基于
FPGA
实现
。
[0004]现有技术的
ASIC
或单片机方案通常具有简单的电路结构，可以适应一些固定的分辨率和屏幕尺寸
。
但是，它们无法应对不同分辨率和屏幕尺寸的需求，因此需要多种不同的
【技术保护点】
【技术特征摘要】
1.
一种基于
FPGA
实现视频图像缩放裁剪的
HDMI
转
LVDS
的方法，其特征在于，该方法包括如下步骤：响应于通过串口或者按键输入显示屏的屏参到
FPGA
上，并输出到数码管上显示参数；视频源输出
HDMI
信号到
FPGA
，在
FPGA
上进行视频信号解码，将
tmds
信号解码成
RGB888
信号；信号经过图像处理模块，将
RGB888
视频信号采用双线性缩放电路进行同比例缩放处理，缩放因子和缩放的分辨率由参数计算模块得出，缩放后的视频信号需要重新计算其
XY
坐标，便于裁剪部分裁剪出与
LVDS
显示器一致的分辨率；裁剪后的视频信号经过
DDR3_TOP
模块，采用乒乓模式进行缓存；最后通过
LCD
控制模块，根据显示器的分辨率时序将视频信号转化成
LVDS
差分信号，在显示屏上显示
。2.
根据权利要求1所述的基于
FPGA
实现视频图像缩放裁剪的
HDMI
转
LVDS
的方法，其特征在于，视频源输出
HDMI
信号到
FPGA
，在
FPGA
上进行视频信号解码，将
tmds
信号解码成
RGB888
信号具体还包括：利用
HDMI
解码模块中的串并转化模块，将进来的串行差分数据转化为串行单端数据，然后把串行单端数据转化为
10bit
的并行数据；利用字对齐校准模块将
10bit
的并行数据与4个控制字符作对比，如果连续在
16
个延迟值都能检测到所述控制字符，则认为已找到延迟值的范围，此时取中间的延迟值作为最终的值，表示校准已经完成；利用数据同步模块将红绿蓝三组的数据进行同步，防止图像的颜色出现偏差；利用
8b/10b
解码模块将并行的
10bit
数据转化为
8bit
数据，同时产生行场信号和数据有效使能
。3.
根据权利要求2所述的基于
FPGA
实现视频图像缩放裁剪的
HDMI
转
LVDS
的方法，其特征在于，图像处理模块具体包括视频缩放和视频裁剪两部分：视频缩放部分采用双线性插值算法，对输入视频信号进行同比例缩放，首先用
FIFO1
缓存一行数据，然后依次保存到
RAM1\RAM2
中，保存两行视频信号后进行线性插值，然后将计算到的数据缓存在
RAM3
中，作为行插值后的数值；其次，对该数值进行列方向线性插值，结果为最后缩放的数值，缓存在
FIFO2
；视频裁剪部分，计算了缩放后视频信号的边界坐标，上边界坐标是缩放后的场分辨率减去
LVDS
屏的场分辨率再除以2得到的，同样的，其他的边界也采用类似的计算方法得到
。4.
根据权利要求1所述的基于
FPGA
实现视频图像缩放裁剪的
HDMI
转
LVDS
的方法，其特征在于，还包括：利用
EDID
读取模块与输入源进行通信，告诉输入源监视器所需要的性能的参数，该参数包括生产厂家信息
、
显示器的名称和序列号
、
支持的所有分辨率清单
、
颜色设置
、
厂商预设值
。5.
根据权利要求1所述的基于
FPGA
实现视频图像缩放裁剪的
HDMI
转
LVDS
的方法，其特征在于，显示屏的所述屏参包括行同步
、
场同步
、
显示后沿
、
显示区域
、
显示前沿
、
显示周期
。6.
一种基于
FP...
【专利技术属性】
技术研发人员：郭伟杰，谭兴柏，朱丽虹，吕毅军，陈忠，江芝仲，高锋淋，
申请(专利权)人：厦门大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。