一种基于众核子系统的分步式加速重构方法技术方案

本发明专利技术涉及一种基于众核子系统的分步式加速重构方法，在控制核与运算众核子系统间设置重构加速单元，所述重构加速单元在执行重构业务时执行以下步骤：接收所述控制核发出的重构消息，并获取所述重构消息中的携带信息；根据所述携带信息启动外部指令缓存预取；接收外部指令缓存返回的预取指令并记录完成预取标记，监控运算众核子系统中各个核的状态；根据各个核的状态和预取标记，选出重构目标，并向重构目标发起重构请求；接收所述重构目标发出的读取指令，并响应于所述读取指令，向所述重构目标返回数据同时译码全局控制部分指令，完成部分全局寄存器配置

【技术实现步骤摘要】
一种基于众核子系统的分步式加速重构方法


[0001]本专利技术涉及众核子系统重构
，特别是涉及一种基于众核子系统的分步式加速重构方法
。

技术介绍

[0002]机器学习
、
神经网络
、5G
等业务面进入人们的视野已有相当一段时间并逐渐衍生出多样化的
、
动态的
、
复杂的计算场景，相应催动了可重构运算架构的发展
。CPU、DSP
在内的广义“核”在具体实现重构时，重构对象有且仅有子系统全局配置与单核部署指令池
。
[0003]当前
CPU
众核子系统以业务尺寸可将重构分为两类：
[0004](1)
承诺的业务全集尺寸小，相应的软件代码或指令可以由
level 1
或
level 2
缓存完全吸收，不具备更新能力或不考虑更新业务代价低速静态重构，即软件对静态的硬件功能做选择
。
[0005](2)
承诺的业务全集尺寸不定，相应的软件代码可由处理器子系统外部
(
片上存储子系统
、
片外接口等
)
导入，具备动态重构能力
。
但重构时同样存在低速问题通常为几十纳秒至几秒不等，并且明显存在多核
、
并发等操作引入的运算核算力浪费
。
[0006]重构以重构对象可将重构分为两类：核指令池重新部署与子系统全局寄存器配置，两者天然需要同步，同时完成后才可启动新业务工作
。
现有重构技术在指令池重新部署时依赖中断等手段通知运算核后由运算核主动发起，子系统全局寄存器配置内嵌入重构代码或由控制核
(
或片外控制器
)
发起，存在互相等待导致运算核空转
。

技术实现思路

[0007]本专利技术所要解决的技术问题是提供一种基于众核子系统的分步式加速重构方法，能够实现重构的加速
。
[0008]本专利技术解决其技术问题所采用的技术方案是：提供一种基于众核子系统的分步式加速重构方法，在控制核与运算众核子系统间设置重构加速单元，所述重构加速单元在执行重构业务时执行以下步骤：
[0009]接收所述控制核发出的重构消息，并获取所述重构消息中的携带信息；
[0010]根据所述携带信息启动外部指令缓存预取；
[0011]接收外部指令缓存返回的预取指令并记录完成预取标记，监控运算众核子系统中各个核的状态；
[0012]根据各个核的状态和预取标记，选出重构目标，并向重构目标发起重构请求；
[0013]接收所述重构目标发出的读取指令，并响应于所述读取指令，向所述重构目标返回数据同时译码全局控制部分指令，完成部分全局寄存器配置
。
[0014]所述携带信息包括重构消息的类型
、
相应指令池起始地址
、
扩展信息以及预取指令长度
。
[0015]所述重构消息的类型包括：全局配置
、
按行重构和按核重构，所述按行重构的扩展
信息用于实现部分重构，所述按核重构的扩展信息用于定位本次重构单核
。
[0016]所述重构加速单元启动外部指令缓存预取时，感知所述外部指令缓存的存储结构，并在接收预取指令时，基于所述存储结构实现多预取任务地址负载均衡读取
。
[0017]所述运算众核子系统中各个核的状态包括以下几种的组合：损坏
、
非常忙碌
、
忙碌
、
自由和空闲
。
[0018]所述重构加速单元在译码全局控制部分指令时，识别全局寄存器位置，保证当前被选择的重构核能在重构后正常工作
。
[0019]所述的基于众核子系统的分步式加速重构方法还包括：向所述控制核发出重构完成信息
。
[0020]有益效果
[0021]由于采用了上述的技术方案，本专利技术与现有技术相比，具有以下的优点和积极效果：本专利技术在控制核
(
或片外控制器
)
与运算众核子系统间扩展一个中间重构加速单元，通过中间重构加速单元能够减少控制核
(
或片外控制器
)
消息传递延时代价，消除指令替换与全局配置同步代价，打破子系统同步重构带来的运算核空转模型，允许多核先后进入重构流程以新旧业务并存的形式减少运算核重构开销
。
本专利技术还可以对新业务指令进行预取，结合调度策略，实现先取回
‑
先替换的灵活策略
。
附图说明
[0022]图1是本专利技术实施方式的基于众核子系统的分步式加速重构方法的流程图；
[0023]图2是本专利技术实施例中运算众核示意图；
[0024]图3是本专利技术实施例中两类多核代码部署示意图；
[0025]图4是本专利技术实施例中按行进行全部重构的示意图；
[0026]图5是本专利技术实施例中优选重构核示意图；
[0027]图6是本专利技术实施例中同步配置示意图
。
具体实施方式
[0028]下面结合具体实施例，进一步阐述本专利技术
。
应理解，这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围
。
此外应理解，在阅读了本专利技术讲授的内容之后，本领域技术人员可以对本专利技术作各种改动或修改，这些等价形式同样落于本申请所附权利要求书所限定的范围
。
[0029]本专利技术的实施方式涉及一种基于众核子系统的分步式加速重构方法，该方法在控制核与运算众核子系统间设置重构加速单元
(Re
‑
ConfigurationAccelerator
，
RCA)
，通过
RCA
截断来自控制核
(
或片外控制器
)
即时的重构消息，保持运算核工作的同时由硬件后台完成近核缓存的指令导入，最终由硬件对众核负载的实时监控结果，完成分步式
、
单核粒度的部分重构
。
[0030]本实施方式的基于众核子系统的分步式加速重构方法的流程如图1所示，其中，控制核为重构发起源；外部指令缓存为运算子系统外部缓存，其可以是
DDR
等外挂颗粒，其允许软件进行代码升级或替换，替换后代码编译为可执行指令载入外部指令缓存，即涉及重构前指令准备阶段的工作；运算众核子系统可以阵列形式实现，其中的核以通用处理器实
现，处理器
IP
不限，本实施方式对核数量不做具体要求仅需要非质即可
。RCA
在执行重构业务时执行以下步骤：
[0031]1、
接收控制核下发的重构消息；
[0032]2、
根据消息中的新业务指令地址顺序向外部指令缓存读取
64B
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于众核子系统的分步式加速重构方法，其特征在于，在控制核与运算众核子系统间设置重构加速单元，所述重构加速单元在执行重构业务时执行以下步骤：接收所述控制核发出的重构消息，并获取所述重构消息中的携带信息；根据所述携带信息启动外部指令缓存预取；接收外部指令缓存返回的预取指令并记录完成预取标记，监控运算众核子系统中各个核的状态；根据各个核的状态和预取标记，选出重构目标，并向重构目标发起重构请求；接收所述重构目标发出的读取指令，并响应于所述读取指令，向所述重构目标返回数据同时译码全局控制部分指令，完成部分全局寄存器配置
。2.
根据权利要求1所述的基于众核子系统的分步式加速重构方法，其特征在于，所述携带信息包括重构消息的类型
、
相应指令池起始地址
、
扩展信息以及预取指令长度
。3.
根据权利要求2所述的基于众核子系统的分步式加速重构方法，其特征在于，所述重构消息的类型包括：全局配置
、
按行重构和按核重构，所述...

【专利技术属性】
技术研发人员：刘浩楠，
申请(专利权)人：白盒子上海微电子科技有限公司，
类型：发明
国别省市：