一种基于交流工频耐压试验的多板卡多通道同步采集技术制造技术

本发明专利技术公开了一种基于交流工频耐压试验的多板卡多通道同步采集技术，包括采用其中一块

【技术实现步骤摘要】
一种基于交流工频耐压试验的多板卡多通道同步采集技术


[0001]本专利技术涉及变电设备交流工频耐压试验
，尤其涉及一种基于交流工频耐压试验的多板卡多通道同步采集技术
。

技术介绍

[0002]交流耐压试验是鉴定电气设备绝缘强度最直接的方法，它对于判断电气设备能否投入运行具有决定性的意义，也是保证设备绝缘水平
、
避免发生绝缘事故的重要手段
。
因为交流耐压试验能充分反映电气设备在交流电压下运行时的实际情况，能真实有效地发现绝缘缺陷
。
交流耐压试验是破坏性试验
。
在试验之前必须对被试品先进行绝缘电阻
、
吸收比
、
泄漏电流
、
介质损失角等项目的试验，若试验结果正常方能进行交流耐压试验，若发现设备绝缘情况不良，通常应先进行处理后再做耐压试验，避免造成不应有的绝缘击穿
。

技术实现思路

[0003]为了解决现有技术的不足，本专利技术的目的是提供一种灵活性高
、
可拓展能力强的基于交流工频耐压试验的多板卡多通道同步采集技术
。
[0004]为解决上述技术问题，本专利技术提供的技术方案为：
[0005]一种基于交流工频耐压试验的多板卡多通道同步采集技术，包括以下步骤：
[0006]S1、
采用2块4通道信号采集板来验证多板卡的数据同步采集技术，每块4通道信号采集板由高速
AD
芯片和现场可编程逻辑器件
FPGA
组成，其中
AD
芯片将外部中频信号转换成数字信号后供给
FPGA
内进行预处理，
FPGA
再将预处理结果传输给下一级目标单元；
[0007]S2、
采用其中一块
AD
芯片作为主板发出控制信号以及时钟基准信号到另一块作为从板的
AD
芯片；
[0008]S3、
采用
JESD204B
技术实现多通道
AD
芯片的延迟和同步采集，
AD
芯片运行时产生
SYSREF
信号，
SYSREF
的值可由式
(1)
确定，式
(1)
中
fBITRATE
为
JESD204B
传输中串化器
/
解串器的位速率，
K
为每个多帧的帧数，
F
为每帧的8位字数，
n
为任意正整数，
[0009][0010]S4、
对主板而言，板上采集时钟以及处理时钟均是由主板上
LMK04828
时钟芯片产生，所有时钟都具有固定的相位关系，对从板而言，板上采集时钟以及处理时钟均是由从板上
LMK04828
时钟芯片产生，所有时钟都具有固定的相位关系，同时，从板上
LMK04828
时钟芯片接收主板上
LMK04828
时钟芯片产生的时钟信号以及触发信号，进而从板上
LMK04828
时钟芯片和主板上
LMK04828
时钟芯片所产生的时钟也具有固定的相位关系，最终，两块板卡上的所有时钟均具有固定的相位关系，实现工频耐压试验电流电压的多板卡多通道同步采集
。
[0011]进一步地，所述
S1
中信号采集通道数为4路；
[0012]同时监测4路电流和4路电压
(
交流0‑
250V)
，分别为：1路试验
PT
二次线圈电流
、1
路
被试设备接地电流，1路交流工频耐压试验升压操作箱电流，1路试验
PT
外壳接地电流
。1
路交流工频耐压试验升压操作箱电压，1路试验
PT
二次线圈电压，2路备用；
[0013]信号采集带宽和中心频率分别为
550MHz
～
950MHz
和
750MHz
；
[0014]有效位不小于
9.5bit
；
[0015]信号采样率不小于
1000MSPS
；
[0016]各通道间幅度一致性不大于
0.5dB(R.M.S)
；
[0017]各通道间相位一致性不大于5°
(R.M.S)。
[0018]进一步地，所述
AD
芯片采用
AD9680
‑
1000
，该芯片最大分辨率为
14bit
，最高采样率为
1GSPS
，无杂散动态范围为
80dBc(fIN
＝
1GHZ)
，支持高速2通道
JESD204B
串行输出，
AD9680
‑
1000
可对高达第二奈奎斯特区的宽带模拟信号进行采样，满足对
550MHz
～
950MHz
范围内信号进行无失真采样的需求
。
[0019]进一步地，所述
S3
中的
SYSREF
信号的产生需满足两个需求，相对于器件时钟的建立以及保持时间，并且需要以适当的频率运行，通常对于较低速的
ADC
芯片来说，
SYSREF
信号建立及保持时间是比较容易满足的，对于速度较快的
ADC
芯片而言，较高的器件时钟速率减小了
SYSREF
信号的建立及保持时间，此时可能就需要进行必要的动态延迟调节以满足在不同条件下的定时需求，
SYSREF
既可以为连续信号，也可以为间歇性信号，其频率必须等于本地多帧时钟频率或者本地多帧时钟频率的整数分频
。
[0020]本专利技术与现有技术相比优点在于：
[0021]1.
高效性：多板卡多通道数据巡回采集系统可以同时从多个渠道获取数据，因此可以大大加快数据采集速度；
[0022]2.
全面性：通过使用多种不同的渠道进行数据采集，可以获取更加全面
、
丰富的数据资源；
[0023]3.
准确性：在使用多板卡多通道数据巡回采集系统时，可以通过设置规则来过滤掉无用的信息，从而保证所获取到的信息都是真实可靠的；
[0024]4.
灵活性：不同于传统的单一渠道采集方式，多板卡多通道数据巡回采集系统具有更高的灵活性和可扩展性
。
附图说明
[0025]图1为本专利技术的数据接收流程图
。
[0026]图2为本专利技术的多板间多通道
AD
的同步实现框图
。
具体实施方式
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于交流工频耐压试验的多板卡多通道同步采集技术，其特征在于，包括以下步骤：
S1、
采用2块4通道信号采集板来验证多板卡的数据同步采集技术，每块4通道信号采集板由高速
AD
芯片和现场可编程逻辑器件
FPGA
组成，其中
AD
芯片将外部中频信号转换成数字信号后供给
FPGA
内进行预处理，
FPGA
再将预处理结果传输给下一级目标单元；
S2、
采用其中一块
AD
芯片作为主板发出控制信号以及时钟基准信号到另一块作为从板的
AD
芯片；
S3、
采用
JESD204B
技术实现多通道
AD
芯片的延迟和同步采集，
AD
芯片运行时产生
SYSREF
信号，
SYSREF
的值可由式
(1)
确定，式
(1)
中
fBITRATE
为
JESD204B
传输中串化器
/
解串器的位速率，
K
为每个多帧的帧数，
F
为每帧的8位字数，
n
为任意正整数，
S4、
对主板而言，板上采集时钟以及处理时钟均是由主板上
LMK04828
时钟芯片产生，所有时钟都具有固定的相位关系，对从板而言，板上采集时钟以及处理时钟均是由从板上
LMK04828
时钟芯片产生，所有时钟都具有固定的相位关系，同时，从板上
LMK04828
时钟芯片接收主板上
LMK04828
时钟芯片产生的时钟信号以及触发信号，进而从板上
LMK04828
时钟芯片和主板上
LMK04828
时钟芯片所产生的时钟也具有固定的相位关系，最终，两块板卡上的所有时钟均具有固定的相位关系，实现工频耐压试验电流电压的多板卡多通道同步采集
。2.
根据权利要求1所述的一种基于交流工频耐压试验的多板卡多通道同步采集技术，其特征在于：所述
S1
中信号采集通道数为4路；同时监测4路电流和4路电压
(
交流0‑
250V)...

【专利技术属性】
技术研发人员：孙俭军，郭田田，朱剑峰，郜林林，王鹏宇，吴中辉，丁华霏，董军，郭久红，蒋立潇，
申请(专利权)人：国网山东省电力公司临清市供电公司，
类型：发明
国别省市：