一种改善铜线的焊盘阻抗的多层制造技术

本发明专利技术公开了一种改善铜线的焊盘阻抗的多层

【技术实现步骤摘要】
一种改善铜线的焊盘阻抗的多层PCB结构


[0001]本专利技术涉及一种改善铜线的焊盘阻抗的多层
PCB
结构
。

技术介绍

[0002]目前电子行业领域中高密度布局的多层
PCB
（
Printed Circuit Board
）结构设计中，尤其是在应用于高速通信传输模块的多层
PCB
的结构设计中，由于铜线经常需要与传输线（也叫信号线）连接，因此在多层
PCB
顶层的布线层上都至少设置一个铜线的焊盘（铜线通常采用锡焊连接其上）用于连接传输线
。
[0003]但实际操作中为保证连接可靠性，上述铜线的焊盘一般较为宽大，往往都大于传输线本身的宽度，再加上锡焊
、
点胶等因素
。
这就导致铜线的焊盘和传输线在参考同一接地层的情况下，铜线的焊盘处的阻抗比正常传输线的阻抗低很多，不可避免的产生阻抗不匹配的问题，进而使得链路上反射严重，极大的影响信号的稳定传输
。
[0004]针对上述问题，常规优化方法通常是采用减小焊盘尺寸
、
增加焊盘间距
、
在相邻布线层或相邻及相隔布线层上增加反焊盘面积等方式，但都存在一些限制，比如焊盘尺寸太小会大大增加
PCB
与铜线焊接的制程难度，且降低了连接可靠性
。
而一味的增加焊盘间距，或者扩大相邻布线层或相邻及相隔布线层上的反焊盘面积会过度的占据
PCB
的有效布线面积，导致其实际布线区域和结构强度都大大降低，进而得不偿失
。
[0005]具体如授权公告号为
205408280U
的专利技术专利，其公开了一种铜线焊盘阻抗匹配
PCB
结构，通过在铜线及焊盘所在的布线层下方的第一参考地层中设置与焊盘垂直投影贯通的凹槽，本质上就是设置反焊盘
。
[0006]再比如授权公告号为
206559719U
的专利技术专利，一种增加表贴焊盘区域阻抗的
PCB
板结构，其改进特点是在与焊盘相邻的信号层上设置与焊盘尺寸相同的挖空区域，甚至间隔设置相隔层挖空区域，其本质上也是采用设置反焊盘的方式以增加焊盘区域的阻抗，减小阻抗不匹配带来的信号完整性问题
。
[0007]但显然，正如我们前面分析的，由于在目前
PCB
生产中日趋高速率高密度布线的设计环境要求下将极大的限制焊盘间距和反焊盘面积，因此在多层
PCB
结构设计中为了提高焊盘阻抗，并不能如上述现有专利那样过分依赖扩大反焊盘面积这一单一方式
。
[0008]基于此，我们提出一种新的多层
PCB
结构来改善铜线的焊盘阻抗，其不需要减小焊盘尺寸或扩大焊盘间距和反焊盘面积来占用更多的
PCB
面积
。

技术实现思路

[0009]本专利技术的目的在于克服现有技术存在的以上问题，提供一种改善铜线的焊盘阻抗的多层
PCB
结构，其不需要减小焊盘尺寸或扩大焊盘间距和反焊盘面积来占用更多的
PCB
面积，就能获得良好的铜线的焊盘阻抗匹配，使其更接近传输线的阻抗，改善由于反射引起的各种信号完整性问题
。
[0010]本专利技术的技术方案为：一种改善铜线的焊盘阻抗的多层
PCB
结构，包括三层以上的
布线层和位于上下相邻的布线层之间的介质层，其中最顶层的布线层设置有铜线的焊盘以连接传输线，而下方除最底层布线层以外的至少一布线层上设有与最顶层的焊盘对应的反焊盘，其特征在于同设置有反焊盘的布线层邻接的下方介质层上设有位于上方的反焊盘投影区域内的介质孔阵列，且其介质孔内填充有低介电常数填充物，该低介电常数填充物的介电常数小于所在的介质层的介电常数
。
[0011]进一步的，本专利技术中所述介质孔阵列中的介质孔的孔径不小于
4mil
，且不小于最厚的所述介质层厚度的
1.25
倍
。
[0012]进一步的，本专利技术中所述介质孔阵列中所有介质孔的投影面积之和不小于对应的所述反焊盘投影区域面积的
0.5
倍
。
[0013]本专利技术中介质孔内的低介电常数填充物选用材料相比介质层选用材料的介电常数越小，其对于减小表层铜线的焊盘和未设置反焊盘所在布线层（即参考地层）之间介质的等效介电常数的效果越好，最终提高铜线的焊盘阻抗的效果也越好
。
为此我们将行业内常用的低介电常数填充物制成表格如下：低介电常数填充物相对介电常数
@1GHz
说明
FR44.0PCB
常用板材
PanasonicMegatron63.4PCB
常用板材
ArlonAD250C2.5
高频低介电常数板材
RogersRT/duroid58802.2
高频低介电常数板材
Teflon2.1
高频低介电常数板材
Air1.0
最小介电常数从上述表格我们可以看到，在确保介质层结构强度的前提下，空气具有最小的介电常数，因此其是最优的低介电常数填充物选择
。
当然在实际实施中，依据介质层的板材，为平衡其结构强度，我们也可以选择其它的低介电常数的板材实施填充
。
[0014]需要说明，作为行业公知常识，在
PCB
制程中，层压形成介质层时，在介质流动固化前将会挤入并填充布线层上的反焊盘区域，因此在介质层上打出的介质孔阵列是穿过反焊盘的；尤其当相邻的两层介质层上都需要打介质孔阵列时，两者的介质孔是穿过中间布线层的反焊盘贯通相连的
。
[0015]进一步的，本专利技术中所述最顶层的布线层上设有单个所述焊盘构成的信号通道，和
/
或两个所述焊盘组成的信号对构成的信号通道，而与信号对的焊盘对应的所述反焊盘在最顶层上的投影区域覆盖该信号对的两个焊盘
。
[0016]采用本专利技术技术方案的优点如下：
1、
本专利技术通过在反焊盘所在的布线层下方邻接的介质层上设置对应位于上方反焊盘的投影区域内的介质孔阵列，并在介质孔内填充相对介电常数小于所在介质层的低介电常数填充物，进一步减小了表层布线层铜线的焊盘和参考地层之间介质的等效介电常数，从而在由传统通过反焊盘增加铜线的焊盘阻抗的基础上更进一步提高了铜线的焊盘阻抗，使其更接近传输线的阻抗，改善由于反射引起的各种信号完整性问题，提升
PCB
信号传输质量
。
[0017]2、
本专利技术最大的特点是不需要减小焊盘尺寸或扩大焊盘间距和反焊盘面积来占用更多的
PCB
面积，就能获得良好的铜线的焊盘阻抗匹配
。
其同已知的仅依靠扩大反焊盘面
积来增加铜线的焊盘阻抗的...

【技术保护点】

【技术特征摘要】
1.
一种改善铜线的焊盘阻抗的多层
PCB
结构，包括三层以上的布线层和位于上下相邻的布线层之间的介质层，其中最顶层的布线层设置有铜线的焊盘（2）以连接传输线（1），而下方除最底层布线层以外的至少一布线层上设有与最顶层的焊盘（2）对应的反焊盘（3），其特征在于同设置有反焊盘（3）的布线层邻接的下方介质层上设有位于上方的反焊盘（3）投影区域内的介质孔（4）阵列，且其介质孔（4）内填充有低介电常数填充物，该低介电常数填充物的介电常数小于所在的介质层的介电常数
。2.
根据权利要求1所述的一种改善铜线的焊盘阻抗的多层
PCB
结构，其特征在于，所述介质孔（4）阵列中的介质孔（4）的孔径不小于
4mil
，且不小于最厚的所述介质层厚度的
1.25
倍
。3.
根据权利要求1所述的一种改善铜线的焊盘阻抗的多层
PCB
结构，其特征在...

【专利技术属性】
技术研发人员：张利文，
申请(专利权)人：豪利士电线装配苏州有限公司，
类型：发明
国别省市：