用于优化可编程逻辑器件性能的装置和方法制造方法及图纸

本发明专利技术涉及用于优化可编程逻辑器件性能的装置和方法。一种可编程逻辑器件（ＰＬＤ）包括第一和第二电路。所述第一和第二电路是用户设计的一部分，其使用ＰＬＤ资源来实现。所述第一电路由第一供给电压供电。所述第二电路由第二供给电压供电。所述第一和第二供给电压中的至少一个由用于实现所述ＰＬＤ中用户设计的ＰＬＤ计算机辅助设计（ＣＡＤ）流程来确定。

【技术实现步骤摘要】

本专利技术的原理一般涉及对可编程逻辑器件(PLD)的性能进行优化。更具体地，本 专利技术涉及对功耗进行优化，并获得PLD功耗和操作速度的最优水平。
技术介绍
现代PLD在复杂度方面已经并且持续增加。典型的PLD包括数千万个晶体管。一 方面，PLD增加的复杂度改善了性能水平和提高了灵活性。另一方面，PLD的复杂度和大量 的晶体管已使器件的功耗增加。随着器件尺寸降低到0. 1微米以下，功率成为越来越重要 的考虑因素。随着PLD复杂度的增加，这种趋势将可能持续。 解决功耗问题的一个方法是降低芯片的供给电压(或称电源电压)，但这项技术 在PLD中吸引力较低，这是由于n型金属氧化物半导体(NM0S)传输晶体管的阈值压降会导 致相对严重的速度下降。通过提升传输晶体管的栅极电压可克服这一限制，但这样做可能 要消耗额外的处理步骤来提供额外的氧化物厚度，还可能需要电荷泵(charge pump)来供 给额外电流。因此，为了获得所需的性能特性，需要优化PLD的功耗。
技术实现思路
所公开的新原理涉及用于优化PLD中功耗的装置和方法。更具体地，本专利技术的原 理针对PLD中增加的或过多的功耗提供了解决方案。在一个实施例中，PLD包括一对用户 设计的电路，其使用PLD资源来实现。电路由两个供给电压供电。更具体地，一个用户设计 的电路被配置成通过一个供给电压供电，而第二电路被配置成由第二供给电压供电。至少 一个供给电压由PLD计算机辅助设计(CAD)流程来确定，上述PLD计算机辅助设计流程用 于在PLD中实现用户设计。 在另一个实施例中，PLD包括一对用户设计电路，其使用PLD资源来实现。电路由 两个供给电压来供电。更具体地， 一个用户设计的电路被配置成通过一个供给电压供电，而 第二电路被配置成由第二供给电压来供电。供给电压彼此不同(一个供给电压低于另一个 供给电压)。 本专利技术的另一个方面涉及优化或降低PLD中功耗的方法。在一个实施例中， 一种 通过使用PLD中的资源来实现电子电路的方法，该PLD通过两个供给电压来供电，所述方法 包括分配一个标称电平到所述供给电压中的一个，比如说，第二供给电压。所述方法还包括 执行用于实现电子电路的PLD中的资源的放置和路由，以及确定符合电子电路的时序规范 的第二供给电压电平的值。 在另一个实施例中，一种通过使用PLD中的资源来实现电子电路的方法，该PLD由 两个供给电压供电，所述方法包括分配一个标称电压到所述供给电压中的一个，比如说，第二供给电压。所述方法还包括执行PLD中资源的放置，通过使用与第二供给电压电平对应 的延迟估计来优化该放置，以及确定符合电子电路的时序规范的第二供给电压电平的值。附图说明 附图仅仅示出了本专利技术的示例性实施例，不应被认为或解释为对本专利技术范围的限 制。从本专利技术的说明书中受益的本领域普通技术人员应当意识到，所公开的专利技术原理可使 它们获得其它的等效实施例。在附图中，在多于一个的附图中使用的相同的标号表示相同、 相似或等同的功能、组件或块。 图1显示了根据本专利技术一个说明性实施例的PLD的总体方框图。 图2说明了根据本专利技术的一个示例性实施例的PLD的平面图。 图3描述了根据本专利技术的一个示例性实施例的PLD中的可编程逻辑电路的一部分的方框图。 图4显示了根据本专利技术的一个示例性实施例的多供给电压PLD的方框图。 图5说明了根据本专利技术的另一个示例性实施例的多供给电压PLD的方框图。 图6描述了一种电路布局，其用于根据本专利技术的一个示例性实施例的路由多路复 用器和驱动器。 图7-10显示了根据本专利技术示例性实施例的电路布局，其使用供应到PLD中LUT电 路的多个供给电压。 图11说明了根据本专利技术的一个说明性实施例的、包括存储器电路的PLD的一部分 的电路布局，其由多个供给电压供电。 图12描述了根据本专利技术另一说明性实施例的、包括存储器电路的PLD的一部分的 电路布局，其由多个供给电压供电。 图13显示了根据本专利技术的一个示例性实施例的电路布局，其使用动态逻辑来降 低PLD中的功耗。 图14说明了根据本专利技术的一个说明性实施例的、图13的电路布局的一种变形。 图15描述了根据本专利技术说明性实施例的PLD CAD软件所使用的各种的软件模块。 图16显示了根据本专利技术一个说明性实施例的、用于确定PLD供给电压的方法的简 化流程图600。 图17说明了根据本专利技术一个说明性实施例的、另一种用于确定PLD供给电压的方 法的简化流程图700。 图18描述了根据本专利技术的、又一种用于确定PLD供给电压的方法的简化流程图 800。具体实施例方式本专利技术的原理专注于用于优化PLD性能的装置及其方法，包括优化PLD中的功耗。 本专利技术的原理的一个特征涉及包含如下结构的PLD :该结构为路由驱动器和逻辑提供了可 配置的电源电压，同时在传输晶体管栅极上保持较高的电压。 本专利技术的原理的另一个特征涉及计算机辅助设计(CAD)流程确定及最优化(或趋 于最优化)电压，以最小化(或趋于最小化)功耗。体系结构和CAD流程还与选择的速率/功率控制或PLD中区域的折衷或权衡(trade-off)有效地结合，以进一步功耗降低。本发 明的原理还包括用于确定合适的供给电压值及分派速率/功率配置到PLD上可配置区域的 方法。 图1显示了根据本专利技术说明性实施例的PLD 103的总体方框图。PLD 103包括配置电路130、配置存储器(CRAM)133、控制电路136、可编程逻辑106、可编程互连109，及1/0电路112。此外，根据需要，PLD 103可包括测试/调试电路115、一个或多个处理器118、一个或多个通信电路121、一个或多个存储器124、一个或多个控制器127。 注意，图1显示了 PLD 103的简化方框图。因而，PLD 103可包括其它块和电路，如本领域普通技术人员所理解的。此类电路的实例包括时钟产生和分配电路、冗余电路、等等。另外，根据需要，PLD 103可包括模拟电路、其它数字电路，和/或混合型电路。 可编程逻辑106包括可配置或可编程的逻辑电路块，例如查找表(LUT)、乘积项逻辑、多路复用器(MUX)、逻辑门、寄存器、存储器、等等。可编程互连109耦合到可编程逻辑106，并在可编程逻辑106中的各种块和PLD 103内部或外部的其它电路之间提供可配置互连(联接机构)。 控制电路136控制PLD 103内的各种操作。在控制电路136的监控下，PLD配置 电路130使用配置数据(其可从诸如存储装置、主机等等的外部源来获得)对PLD 103的 功能加以编程或配置。配置数据典型地用来在CRAM 133中存储信息。CRAM 133的内容决 定了 PLD103的诸如可编程逻辑106和可编程互连109的各种块的功能。 1/0电路112可构成多种多样的I/0装置或电路，如受益于本专利技术说明书的本领域 普通技术人员应理解的。I/O电路112可耦合到PLD103的各个部分，例如，可编程逻辑106 和可编程互连109。 I/O电路112提供了用于PLD 103内的各种块与外部电路或装置通信 的机构和电路。 测试/调试电路115有利于PLD 103内的各种块和电路的测试和故障检修。测试/调试电路115可包括受益于本专利技术说明书的本领域普通技术人本文档来自技高网...

【技术保护点】
一种可编程逻辑器件ＰＬＤ，包括：第一电路，其由第一供给电压供电；以及第二电路，其由第二供给电压供电，其中，所述第二供给电压小于所述第一供给电压。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：D刘易斯，V贝茨，P莱温体斯，C莱恩，A李，J瓦特，T万德胡克，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US[美国]