源极跟随器和缓冲器电路制造技术

本发明专利技术实施例涉及电路技术领域，公开了一种源极跟随器和缓冲器电路，通过在推挽式的源极跟随器中，对输出级上的两个

【技术实现步骤摘要】
源极跟随器和缓冲器电路


[0001]本专利技术实施例涉及电路
，特别涉及一种源极跟随器和缓冲器电路
。

技术介绍

[0002]5G
技术的发展对无限通信系统提出了更高的要求，特别是对于
5G
基站的接收机来说，为了满足
5G
通信中信号的高动态范围要求，接收机常常采用高速高精度的模数转换器
。
高速高精度模数转换器架构通常为流水线
‑
逐次逼近型混合结构，为了提高模数转换器的动态范围，会将转换器的第一级采样电容设计为一个较大值，同时该应用下的模数转换器还通常采用时间交织技术进一步提高采样频率以实现过采样从而进一步降低模数转换器的噪底
。
由于输入缓冲器要以极高的采样频率
(GHz
量级
)
对较大的采样电容充放电并使采样电容上的电压能够紧紧跟随输入信号，这对输入缓冲器的带宽和线性度提出了极高的要求，输入缓冲器的线性度甚至成为了模数转换器动态范围性能的瓶颈
。

技术实现思路

[0003]本专利技术实施方式的目的在于提供一种源极跟随器和缓冲器电路，能够在消耗较低功耗的同时，还能实现较大带宽以及较高线性度
。
[0004]为解决上述技术问题，本专利技术的实施例提供了一种源极跟随器，包括：
NMOS
晶体管
MN1、MN2、MN3
，
PMOS
晶体管
MP1、MP2、MP3
，电容
>C1、C2、C3、C4、C5、C6、C7、C8
，电阻
R1、R2、R3、R4、R5、R6、R7、R8
；
[0005]NMOS
晶体管
MN2
的漏极接电源
VCC、
源极接
MN1
的漏极，
PMOS
晶体管
MP2
的漏极接地
VEE、
源极接
MP1
的漏极，
MN1
的源极和
MP1
的源极短接，且短接的公共端为所述源极跟随器的输出端
Vout
；
[0006]PMOS
晶体管
MP3
的源极接电源
VCC、
漏极接
MN1
的栅极
、
栅极接偏置电压
Vfp
，
NMOS
晶体管
MN3
的源极接地
VEE、
漏极接
MP1
的栅极
、
栅极接偏置电压
Vfn
；电阻
R1
和
R2
串联形成的支路与电容
C1
和
C2
串联形成的支路并联在
MN1
的栅极和
MP1
的栅极两端，且电阻
R1
和
R2
连接的公共端与电容
C1
和
C2
连接的公共端为同一端，且该同一端为所述源极跟随器的输入端
Vin
；
[0007]NMOS
晶体管
MN2
的体端分别连接电容
C5
和电阻
R5
，且电容
C5
的另一端接输入端
Vin
，电阻
R5
的另一端接地
VEE
；
MN2
的栅极分别连接电容
C3
和电阻
R3
，且电容
C3
的另一端接输入端
Vin
，电阻
R3
的另一端接电源
VCC
；
MN1
的体端分别连接电容
C6
和电阻
R6
，且电容
C6
的另一端接输入端
Vin
，电阻
R6
的另一端接电源
VDD
；
[0008]PMOS
晶体管
MP1
的体端分别连接电阻
R7
和电容
C7
，且电阻
R7
的另一端接电源
VSS、
电容
C7
的另一端接输入端
Vin
；
MP2
的体端分别连接电阻
R8
和电容
C8
，且电阻
R8
的另一端接电源
VCC
，电容
C8
的另一端接输入端
Vin
；
MP2
的栅极分别连接电容
C4
和电阻
R4
，且电容
C4
的另一端接输入端
Vin
，电阻
R4
的另一端接地
VEE。
[0009]在本专利技术实施例中，通过在推挽式源极跟随器中，对输出级上的两个
NMOS
晶体管
MN1、MN2
和两个
PMOS
晶体管
MP1、MP2
的体端电压进行调节，即：
MN2
的体端电压通过一个大电
阻
R5
直接连接到负电源
VEE
上，并通过电容
C5
将输入端
Vin
信号耦合至体端输入，使得晶体管
MN2
的阈值电压进一步提高，从而在不增加功耗的前提下，能够进一步增强晶体管
MN2
的跨导，降低了晶体管
MN1
的非线性；
MN1
的体端电压通过一个大电阻
R6
直接连接到负电源
VDD
上，并通过电容
C6
将输入端
Vin
信号耦合至体端输入，使得晶体管
MN1
的阈值电压进一步提高，从而在不增加功耗的前提下，能够进一步增强晶体管
MN1
的跨导，降低了晶体管
MN1
的非线性；
MP1
的体端电压通过一个大电阻
R7
直接连接到低电平
VSS
上，并通过电容
C7
将输入端
Vin
信号耦合至体端输入，使得晶体管
MP1
的阈值电压进一步提高，从而在不增加功耗的前提下，能够进一步增强晶体管
MP1
的跨导，降低了晶体管
MP1
的非线性；
MP2
的体端电压通过一个大电阻
R8
直接连接到正电源
VCC
上，并通过电容
C8
将输入端
Vin
信号耦合至体端输入，使得晶体管
MP2
的阈值电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种源极跟随器，其特征在于，包括：
NMOS
晶体管
MN1、MN2、MN3
，
PMOS
晶体管
MP1、MP2、MP3
，电容
C1、C2、C3、C4、C5、C6、C7、C8
，电阻
R1、R2、R3、R4、R5、R6、R7、R8
；
NMOS
晶体管
MN2
的漏极接电源
VCC、
源极接
MN1
的漏极，
PMOS
晶体管
MP2
的漏极接地
VEE、
源极接
MP1
的漏极，
MN1
的源极和
MP1
的源极短接，且短接的公共端为所述源极跟随器的输出端
Vout
；
PMOS
晶体管
MP3
的源极接电源
VCC、
漏极接
MN1
的栅极
、
栅极接偏置电压
Vfp
，
NMOS
晶体管
MN3
的源极接地
VEE、
漏极接
MP1
的栅极
、
栅极接偏置电压
Vfn
；电阻
R1
和
R2
串联形成的支路与电容
C1
和
C2
串联形成的支路并联在
MN1
的栅极和
MP1
的栅极两端，且电阻
R1
和
R2
连接的公共端与电容
C1
和
C2
连接的公共端为同一端，且该同一端为所述源极跟随器的输入端
Vin
；
NMOS
晶体管
MN2
的体端分别连接电容
C5
和电阻
R5
，且电容
C5
的另一端接输入端
Vin
，电阻
R5
的另一端接地
VEE
；
MN2
的栅极分别连接电容
C3
和电阻
R3
，且电容
C3
的另一端接输入端
Vin
，电阻
R3
的另一端接电源
VCC
；
MN1
的体端分别连接电容
C6
和电阻
R6
，且电容
C6
的另一端接输入端
Vin
，电阻
R6
的另一端接电源
VDD
；
PMOS
晶体管
MP1
的体端分别连接电阻
R7
和电容
C7
，且电阻
R7
的另一端接电源
VSS、
电容
C7
的另一端接输入端
Vin
；
MP2
的体端分别连接电阻
R8
和电容
C8
，且电阻
R8
的另一端接电源
VCC
，电容
C8
的另一端接输入端
Vin
；
MP2
的栅极分别连接电容
C4
和电阻
R4
，且电容
C4
的另一端接输入端
Vin
，电阻
R4
的另一端接地
VEE。2.
根据权利要求1所述的源极跟随器，其特征在于，还包括：
PMOS
晶体管
MP8
和共模信号反馈放大器
OP5
；
PMOS
晶体管
MP8
的源极接电源
VCC、
漏极接
NMOS
晶体管
MN1

【专利技术属性】
技术研发人员：舒芋钧，
申请(专利权)人：高澈科技上海有限公司，
类型：发明
国别省市：