像素驱动电路以及显示面板制造技术

本发明专利技术涉及显示面板的电路领域，提供一种像素驱动电路以及显示面板，其中像素驱动电路包括：第一晶体管至第七晶体管

【技术实现步骤摘要】
像素驱动电路以及显示面板


[0001]本专利技术涉及显示面板的电路领域，具体地说，涉及一种像素驱动电路以及显示面板
。

技术介绍

[0002]相比传统技术中的液晶显示面板，
OLED(Organic Light Emitting Diode
，有机发光二极管
)
显示面板具有反应速度更快
、
色纯度和亮度更优
、
对比度更高
、
视角更广等特点，因此，逐渐得到了显示技术开发商日益广泛的关注
。OLED
显示面板包括像素阵列以及控制像素阵列的像素驱动电路，像素阵列中的发光像素在像素驱动电路
、
扫描驱动电路和发光驱动电路的共同作用下发光
。
[0003]在
OLED
显示面板的静态画面场景下，降低刷新率可显著降低功耗
。
低刷新率下，在像素驱动电路中，由于驱动晶体管
(Driving TFT)
阈值电压
Vth
在一帧内的漂移
、OLED
器件的充电延迟以及开关晶体管
(Switch TFT)
在由开转关后出现的缺陷电荷发射等原因，造成的显示面板的亮度波动，影响使用体验与画面质量
。
[0004]需要说明的是，在上述
技术介绍
部分公开的信息仅用于加强对本专利技术的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息
。

技术实现思路

[0005]有鉴于此，本专利技术提供一种像素驱动电路以及显示面板，以至少解决上述问题
。
[0006]本专利技术的一个方面提供一种像素驱动电路，包括：
[0007]第一晶体管，所述第一晶体管的第一极连接于数据信号，第二极连接于第三节点，栅极连接于第二扫描信号；
[0008]第二晶体管，所述第二晶体管的第一极连接于第一节点，第二极连接于第四节点，栅极连接于第二节点；
[0009]第三晶体管，所述第三晶体管的第一极连接于所述第三节点，第二极连接于所述第二节点，栅极连接于第三扫描信号；
[0010]第四晶体管，所述第四晶体管的第一极连接于第一电源电压，第二极连接于所述第一节点，栅极连接于发光控制信号；
[0011]第五晶体管，所述第五晶体管的第一极连接于所述第四节点，第二极连接于发光二极管的第一极，栅极连接于所述发光控制信号；
[0012]第六晶体管，所述第六晶体管的第一极连接于所述第三节点，第二极连接于第一参考电压，栅极连接于第一扫描信号；
[0013]第七晶体管，所述第七晶体管的第二极连接于所述第四节点，栅极连接于第四扫描信号；
[0014]第一电容，所述第一电容的第一极连接于所述第二节点，第二极连接于所述第一节点；
[0015]第二电容，所述第二电容的第一极连接于所述第一节点，第二极连接于所述发光控制信号
。
[0016]在一些实施例中，所述发光二极管的第二极连接于第二电源电压
。
[0017]在一些实施例中，所述第七晶体管的第一极连接于第二电源电压
。
[0018]在一些实施例中，所述第七晶体管的第一极连接于第二参考电压
。
[0019]在一些实施例中，所述第一晶体管至所述第七晶体管均为
P
型
MOS
管
。
[0020]在一些实施例中，所述第一晶体管至所述第二晶体管
、
所述第四晶体管至所述第七晶体管均为
P
型
MOS
管，所述第三晶体管为
N
型
MOS
管
。
[0021]在一些实施例中，在一帧画面时间内，所述发光控制信号
、
所述第三扫描信号和所述第四扫描信号的频率相同，所述第一扫描信号和所述第二扫描信号的频率相同，所述发光控制信号的频率至少为所述第一扫描信号的两倍
。
[0022]在一些实施例中，在一帧画面时间内，所述第三扫描信号的第一个下降沿与所述第一扫描信号的下降沿时刻相同，所述第三扫描信号的第一个上升沿与所述第二扫描信号的上升沿时刻相同
。
[0023]在一些实施例中，在一帧画面时间内，所述第三扫描信号的第一个上升沿与所述第一扫描信号的下降沿时刻相同，所述第三扫描信号的第一个下降沿与所述第二扫描信号的上升沿时刻相同
。
[0024]在一些实施例中，在一帧画面时间内，所述第四扫描信号的第一个下降沿和第一个上升沿，与所述第一扫描信号的下降沿和上升沿时刻相同
。
[0025]本专利技术的另一个方面还提供一种显示面板，其特征在于，包括上述任一项所述的像素驱动电路
。
[0026]本专利技术与现有技术相比的有益效果至少包括：
[0027]本专利技术的像素驱动电路以及显示面板，通过高频的第三扫描信号
、
第四扫描信号
、
第三晶体管以及第七晶体管共同形成发射电荷回收结构和高频阳极重置结构的主要组成部分，从而降低缺陷电荷发射造成的显示面板的亮度波动，提升画面质量；同时，通过电容存储栅源电位差和连接恒定电位作为参考点的方式，降低电源电压的电压降对亮度的影响；此外通过将阈值电压采样和数据存储分开，实现高刷新率下的充分补偿，提高画质
。
[0028]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术
。
附图说明
[0029]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本专利技术的实施例，并与说明书一起用于解释本专利技术的原理
。
显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0030]图1示出本专利技术的一种显示面板的电路结构示意图；
[0031]图2示出本专利技术像素驱动电路的第一实施例的电路图；
[0032]图3示出图2所示的像素驱动电路工作时的波形图；
[0033]图4示出图3中
t1
阶段像素驱动电路的工作状态示意图；
[0034]图5示出图3中
t2
阶段像素驱动电路的工作状态示意图；
[0035]图6示出图3中
t3
阶段像素驱动电路的工作状态示意图；
[0036]图7示出图3中
t4
阶段像素驱动电路的工作状态示意图；
[0037]图8示出图3中
t5
阶段像素驱动电路的工作状态示意图；
[0038]图9示出图3中
t6
阶段像素驱动电路的工作状态示意图；
[0039]图
10
示出图3中
t7
阶段像素驱动电路的工作状态示意本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种像素驱动电路，其特征在于，包括：第一晶体管，所述第一晶体管的第一极连接于数据信号，第二极连接于第三节点，栅极连接于第二扫描信号；第二晶体管，所述第二晶体管的第一极连接于第一节点，第二极连接于第四节点，栅极连接于第二节点；第三晶体管，所述第三晶体管的第一极连接于所述第三节点，第二极连接于所述第二节点，栅极连接于第三扫描信号；第四晶体管，所述第四晶体管的第一极连接于第一电源电压，第二极连接于所述第一节点，栅极连接于发光控制信号；第五晶体管，所述第五晶体管的第一极连接于所述第四节点，第二极连接于发光二极管的第一极，栅极连接于所述发光控制信号；第六晶体管，所述第六晶体管的第一极连接于所述第三节点，第二极连接于第一参考电压，栅极连接于第一扫描信号；第七晶体管，所述第七晶体管的第二极连接于所述第四节点，栅极连接于第四扫描信号；第一电容，所述第一电容的第一极连接于所述第二节点，第二极连接于所述第一节点；第二电容，所述第二电容的第一极连接于所述第一节点，第二极连接于所述发光控制信号
。2.
根据权利要求1所述的像素驱动电路，其特征在于，所述发光二极管的第二极连接于第二电源电压
。3.
根据权利要求1所述的像素驱动电路，其特征在于，所述第七晶体管的第一极连接于第二电源电压
。4.
根据权利要求1所述的像素驱动电路，其特征在于，所述第七晶体管的第一极连接于第二参考电压
。5.
根据权利要求3或4所述的像素驱动电路，其特征在于，所述第一晶体管至所述第七晶体管均为
P
型
MOS
...

【专利技术属性】
技术研发人员：谷朝辉，李皓哲，
申请(专利权)人：上海和辉光电股份有限公司，
类型：发明
国别省市：