一种应用于深空应答机的再生伪码测距实现方法技术

本发明专利技术提供了一种应用于深空应答机的再生伪码测距实现方法，其特征在于，其将上行伪码测距信号经接收通道变频后，输出二中频伪码测距信号至基带模块处理，所述基带模块采用

【技术实现步骤摘要】
一种应用于深空应答机的再生伪码测距实现方法


[0001]本申请涉及卫星测控领域，尤其涉及应用于深空应答机的再生伪码测距实现方法
。

技术介绍

[0002]深空应答机作为测控分系统的重要组成部分，它在卫星与测控站之间提供双向射频传输信道，配合测控站共同完成对卫星的跟踪测量
、
遥控
、
遥测等任务
。
由于星地距离远，造成上行信号信噪比低，此时在转发过程中噪声功率将大于测距信号功率，大部分噪声将通过测距通道送至下行，从而使接收机信噪比降低
。
[0003]再生伪码测距技术是深空测距体制中的新兴技术，在深空测距过程中，透明转发测距具有测距精度低，无模糊距离小，捕获解调灵敏度低等缺点
。
相对透明转发测距，再生伪码测距具有测距精度高，无模糊距离大等特点
。
[0004]近年来，随着深空探测任务逐渐向超远距离通信的趋势发展，同时对远距离测距需求日益增加，深空应答机中加入伪码测距功能十分必要
。

技术实现思路

[0005]为进一步适应深空探测任务远距离测距的需求，本专利技术设计了一种应用于深空应答机的再生伪码测距实现方法，在满足高灵敏度伪码解调的基础上，提出一种降低软件资源占用的实现方式
。
[0006]本专利技术采用了下述技术方案：
[0007]一种应用于深空应答机的再生伪码测距实现方法，其特征在于，其将上行伪码测距信号经接收通道变频后，输出二中频伪码测距信号至基带模块处理，所述基带模块采用
FPGA
作为核心处理芯片，配合外围的
AD
芯片
、DA
芯片和
RAM
的电路，使用所述基带模块实现对上行伪码测距信号的捕获
、
跟踪和解调处理后，通过发射通道进行下行再生伪码测距信号转发，在所述基带模块中，载波捕获跟踪模块基于锁相环，利用来自载波预估计模块的开门信息，完成对残余载波频偏的锁定，从而实现对上行载波的捕获与跟踪
。
[0008]进一步的是，所述数字锁相环为三阶数字锁相环，根据归一化载噪比和多普勒频移变化率的变化而自动适应并动态地调整环路参数
。
[0009]进一步的是，在基带载波捕获及跟踪中，接收中频信号经过
AD
采样后，一路与直接数字式频率合成器
DDS
进行正交下变频后，经过抽取滤波，进行载波
FFT
计算；另一路信号与
I/Q
信号经过数字锁相环鉴相
、
滤波，合成并产生环路锁定判决
。
[0010]进一步的是，载波预估计模块为基于载波
FFT
计算的开环估计模块，通过
FFT
计算可以得到上行相干多普勒频率
fd
以及当前的载噪比估计值
C/N
，载波预估计模块将
fd
与
C/N
作为开门信息提供给后级的载波捕获跟踪模块
。
[0011]进一步的是，基带模块包括监控
FPGA、
处理
FPGA
和
RAM
，
RAM
芯片用于数据缓存，处理
FPGA
用于实现载波捕获
、
跟踪
、
再生伪码信号解调及再生的核心功能，监控
FPGA
负责对基
带
FPGA
配置区逐帧进行动态刷新，并监控基带
FPGA
状态遥测，若异常时对基带
FPGA
进行复位
。
[0012]进一步的是，采用利用载波预捕获中的
FFT
分析结果以及采集到的上行接收通道自动增益控制
AGC
电压值进行综合分析判断，从而得到归一化载噪比估计值，以该载噪比估计结果驱动锁相环环路参数切换逻辑，并进而驱动锁相环工作以完成载波捕获跟踪
。
[0013]进一步的是，对
±
100kHz
频谱范围进行分割，将整个频谱范围切分成多个频谱子段，然后对各个频谱子段进行分时
、
轮流地做
FFT
计算，各个频谱子段之间保证一定的重叠区域，以避免频谱子段的边缘附近可能造成信号的损失与失真
。
[0014]进一步的是，将整个频谱范围切分成
14
个频谱子段，采用外置缓存
RAM
的方式，使得分段估计时无需等待采集
FFT
计算所需的1秒钟样点，直接从缓存中高速读取
。
[0015]进一步的是，锁相环环路噪声带宽为：
[0016][0017]其中，
k
为环路增益，
τ1、
τ2为环路带宽指示系数，通过设置环路参数，将
γ
取为约
2。
[0018]进一步的是，伪码解调过程中对子码相关结构采用串并结合的计算结构
。
[0019]本专利技术获得了下述有益的技术效果：
[0020]本设计中，提出了一种具备再生伪码测距的深空应答机实现方法，其可在满足高灵敏度伪码解调的基础上，进一步降低软件资源占用
。
相比于常规伪码测距性能
(
‑
130dBm
左右
)
，本专利技术中伪码测距可实现
‑
148dBm
的可靠解调，捕获时间优于
150S
，伪码模块资源占用可优化至总资源的6％左右
。
附图说明
[0021]图1为基带模块硬件框图；
[0022]图2为基带载波捕获及跟踪系统原理框图；
[0023]图3为基带环路自适应切换的设计实现框图；
[0024]图4为基带
FPGA+RAM
方案分段估计方案框图；
[0025]图5为伪码测距子码相关计算框图
。
具体实施方式
[0026]结合附图与实例对专利技术的应用于深空应答机的再生伪码测距实现方法进行进一步说明
。
在本说明书中，
f0
为接收中频频率，
fd
为上行相干多普勒频率
。
[0027]本专利技术的基带模块采用
FPGA
作为核心处理芯片，配合外围的
AD
芯片
、DA
芯片和
RAM
等电路，实现对伪码测距信号的捕获
、
跟踪和解调处理后，进行下行再生伪码测距信号转发
。
上行伪码测距信号经接收通道变频后，输出二中频伪码测距信号
。
该信号经过基带模块处理后实现伪码测距信号的捕获
、
跟踪及解调处理，通过发射通道进行下行再生伪码测距信号转发
。...

【技术保护点】

【技术特征摘要】
1.
一种应用于深空应答机的再生伪码测距实现方法，其特征在于，其将上行伪码测距信号经接收通道变频后，输出二中频伪码测距信号至基带模块处理，所述基带模块采用
FPGA
作为核心处理芯片，配合外围的
AD
芯片
、DA
芯片和
RAM
的电路，使用所述基带模块实现对上行伪码测距信号的捕获
、
跟踪和解调处理后，通过发射通道进行下行再生伪码测距信号转发，在所述基带模块中，载波捕获跟踪模块基于锁相环，利用来自载波预估计模块的开门信息，完成对残余载波频偏的锁定，从而实现对上行载波的捕获与跟踪
。2.
根据权利要求1所述的应用于深空应答机的再生伪码测距实现方法，其特征在于，所述数字锁相环为三阶数字锁相环，根据归一化载噪比和多普勒频移变化率的变化而自动适应并动态地调整环路参数
。3.
根据权利要求1所述的应用于深空应答机的再生伪码测距实现方法，其特征在于，在基带载波捕获及跟踪中，接收中频信号经过
AD
采样后，一路与直接数字式频率合成器
DDS
进行正交下变频后，经过抽取滤波，进行载波
FFT
计算；另一路信号与
I/Q
信号经过数字锁相环鉴相
、
滤波，合成并产生环路锁定判决
。4.
根据权利要求1所述的应用于深空应答机的再生伪码测距实现方法，其特征在于，载波预估计模块为基于载波
FFT
计算的开环估计模块，通过
FFT
计算可以得到上行相干多普勒频率
fd
以及当前的载噪比估计值
C/N
，载波预估计模块将
fd
与
C/N
作为开门信息提供给后级的载波捕获跟踪模块
。5.
根据权利要求1所述的应用于深空应答机的再生伪码测距实现方法，其特征在于，基带模块包括监控
FPGA、
处理
FPGA
和
RAM
，
RAM

【专利技术属性】
技术研发人员：徐锡超，井俊，王著搬，邢代玉，曾定坤，
申请(专利权)人：上海航天电子有限公司，
类型：发明
国别省市：