基于编码的自适应修复PCIE接口互连链路的系统技术方案

本发明专利技术涉及计算机技术领域，尤其涉及一种基于编码的自适应修复PCIE接口互连链路的系统，加扰模块生成预处理数据；第一编码模块进行第一编码，生成第一编码数据；发送端自适应修复模块获取第一编码数据中连续0的最大数值M和连续1的最大数值N，若M<P且N<P，则传输给接收端数据物理层，否则，第二编码模块对第一编码数据进行第二编码，生成第二编码数据，传给接收端数据物理层；第一解码模块对第一编码数据进行第一解码，生成待处理数据；第二解码模块将第二编码数据进行第二解码，生成第二解码数据，再传输给第一解码模块解码，生成待处理数据；解扰模块将待处理数据解扰生成目标数据。本发明专利技术提高了链路的可靠性和稳定性。本发明专利技术提高了链路的可靠性和稳定性。本发明专利技术提高了链路的可靠性和稳定性。

【技术实现步骤摘要】
基于编码的自适应修复PCIE接口互连链路的系统


[0001]本专利技术涉及计算机
，尤其涉及一种基于编码的自适应修复PCIE接口互连链路的系统。

技术介绍

[0002]外围组件快速互连(PCIE)接口属于一种全双工点对点高速串行总线接口，具有很强的拓扑特性，不仅可以作为外部设备与中央处理器(CPU)互连的接口，还可以用作外部设备与外部设备或外部设备与高带宽存储的互连接口。PCIE第一代(gen1)和第二代(gen2)速率较低，分别为2.5GT/s和5GT/s,采用8b/10b编码，开销较大，能达到20％。PCIE第三代(gen3)之后速率较高，开销减小为2％，甚至更小，但串行数据连续0或连续1的次数(run_length)大于等于一定的阈值时，将导致直流漂移(DC Wander)，PCIE链路将会进入无限循环周期性链路训练状态，即死锁状态，在死锁状态下，链路一直处于初始化状态，导致链路无法正常传输，降低了PCIE接口互连链路的可靠性和稳定性。

技术实现思路

[0003]本专利技术目的在于，提供一种基于编码的自适应修复PCIE接口互连链路的系统，提高了PCIE接口互连链路的可靠性和稳定性。
[0004]根据本专利技术一方面，提供了一种基于编码的自适应修复PCIE接口互连链路的系统，包括发送端和接收端，所述发送端和接收端之间采用PCIE接口连接，所述发送端包括发送端数据物理层，所述接收端包括接收端数据物理层；
[0005]所述发送端数据物理层包括加扰模块、第一编码模块、发送端自适应修复模块和第二编码模块，所述第一编码模块的编码速率大于第二编码模块的编码速率；
[0006]所述接收端数据物理层包括解扰模块、接收端自适应修复模块、第一解码模块和第二解码模块，所述第一解码模块与所述第一编码模块相对应，所述第二解码模块与所述第二编码模块相对应；
[0007]所述加扰模块用于将待发送数据包加扰，生成预处理数据；
[0008]所述第一编码模块用于对所述预处理进行第一编码，生成第一编码数据；
[0009]所述发送端自适应修复模块用于获取第一编码数据中连续0的最大数值M和连续1的最大数值N，若满足M<P且N<P，P为预设的连续阈值，则直接将所述第一编码数据传输给所述接收端数据物理层，否则，所述第二编码模块对所述第一编码数据进行第二编码，生成第二编码数据，将所述第二编码数据传输给所述接收端数据物理层；
[0010]所述接收端自适应修复模块用于判断接收的编码数据类型，若为第一编码数据，则控制所述第一解码模块处理所述第一编码数据，若为第二编码数据，则控制所述第二解码模块处理所述第二编码数据；
[0011]所述第一解码模块用于对第一编码数据传输给进行第一解码，生成待处理数据；
[0012]所述第二解码模块用于将第二编码数据进行第二解码，生成第二解码数据，再将
所述第二解码数据传输给所述第一解码模块进行解码，生成待处理数据；
[0013]所述解扰模块用于将所述待处理数据进行解扰，生成目标数据。
[0014]本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术提供的一种基于编码的自适应修复PCIE接口互连链路的系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有以下有益效果：
[0015]本专利技术所述系统通过在发送端设置发送端自适应修复模块，实时监控编码情况，当数据会造成直流漂移时，及时调整编码方案，在不改变整体传输策略的同时，只是把数据量由原来的130bit扩大到162bit，简化了电路复杂性，在保证数据正常传输的同时，极大提高了PCIE接口互连链路的可靠性和稳定性。
附图说明
[0016]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0017]图1为本专利技术实施例提供的基于编码的自适应修复PCIE接口互连链路的系统示意图。
具体实施方式
[0018]下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。
[0019]本专利技术实施例提供了一种基于编码的自适应修复PCIE接口互连链路的系统，如图1所示，包括发送端和接收端，所述发送端和接收端之间采用PCIE接口连接，所述发送端包括发送端数据物理层，所述接收端包括接收端数据物理层。
[0020]所述发送端数据物理层包括加扰模块、第一编码模块、发送端自适应修复模块和第二编码模块，所述第一编码模块的编码速率大于第二编码模块的编码速率。
[0021]所述接收端数据物理层包括解扰模块、接收端自适应修复模块、第一解码模块和第二解码模块，所述第一解码模块与所述第一编码模块相对应，即第一解码模块用于将第一编码模块编码生成的数据进行解码。所述第二解码模块与所述第二编码模块相对应，即第二解码模块用于将第二解码模块编码生成的数据进行解码。需要说明的是，本专利技术实施例中的“第一”、“第二”并不用于限定顺序。
[0022]所述加扰模块用于将待发送数据包加扰，生成预处理数据；可以理解的是，具体可以在所述发送端数据物理层中设置加扰模块，对待发送数据进行对应的加扰处理，具体的加扰方式采用现有的加扰技术中的加扰技术实现即可，在此不再展开描述。
[0023]所述第一编码模块用于对所述预处理进行第一编码，生成第一编码数据。
[0024]所述发送端自适应修复模块用于获取第一编码数据中连续0的最大数值M和连续1的最大数值N，若满足M<P且N<P，P为预设的连续阈值，则直接将所述第一编码数据传输给所
述接收端数据物理层，否则，所述第二编码模块对所述第一编码数据进行第二编码，生成第二编码数据，将所述第二编码数据传输给所述接收端数据物理层。需要说明的是，当第一编码数据中连续0的最大数值M和连续1的最大数值N有一至少一个大于等于P时，将第一编码数据直接传输的将导致直流漂移，PCIE链路将会进入无限循环周期性链路训练状态，即死锁状态。优选的，P的取值为50。
[0025]所述接收端自适应修复模块用于判断接收的编码数据类型，若为第一编码数据，则控制所述第一解码模块处理所述第一编码数据，若为第二编码数据，则控制所述第二解码模块处理所述第二编码数据。
[0026]所述第一解码模块用于对第一编码数据传输给进行第一解码，生成待处理数据。需要说明的是，第一解码模块执行的是第一编码模块的逆过程。
[0027]所述第二解码模块用于将第二编码数据进行第二解码，生成第二解码数据，再将所述第二解码数本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种基于编码的自适应修复PCIE接口互连链路的系统，其特征在于，包括发送端和接收端，所述发送端和接收端之间采用PCIE接口连接，所述发送端包括发送端数据物理层，所述接收端包括接收端数据物理层；所述发送端数据物理层包括加扰模块、第一编码模块、发送端自适应修复模块和第二编码模块，所述第一编码模块的编码速率大于第二编码模块的编码速率；所述接收端数据物理层包括解扰模块、接收端自适应修复模块、第一解码模块和第二解码模块，所述第一解码模块与所述第一编码模块相对应，所述第二解码模块与所述第二编码模块相对应；所述加扰模块用于将待发送数据包加扰，生成预处理数据；所述第一编码模块用于对所述预处理进行第一编码，生成第一编码数据；所述发送端自适应修复模块用于获取第一编码数据中连续0的最大数值M和连续1的最大数值N，若满足M<P且N<P，P为预设的连续阈值，则直接将所述第一编码数据传输给所述接收端数据物理层，否则，所述第二编码模块对所述第一编码数据进行第二编码，生成第二编码数据，将所述第二编码数据传输给所述接收端数据物理层；所述接收端自适应修复模块用于判断接收的编码数据类型，若为第一编码数据，则控制所述第一解码模块处理所述第一编码数据，若为第二编码数据，则控制所述第二解码模块处理所述第二编码数据；所述第一解码模块用于对第一编码数据传输给进行第一解码，生成待处理数据；所述第二解码模块用于将第二编码数据进行第二解码，生成第二解码数据，再将所述第二解码数据传输给所述第一解码模块进行解码，生成待处理数据；所述解扰模块用于将所述待处理数据进行解扰，生成目标数据。2.根据权利要求1所述的系统，其特征在于，第一编码模块用于执行128b/130b编码，所述第二编码模块用于执行8b/10b编码，所述第一解码模块用于执行128b/130b解码，所述第二解码模块用于执行8b/10b解码。3.根据权利要求2所述的系统，其特征在于，所述发送端数据物理层包括多个并行的第一传输通道，所述发送端数据物理层还用于将预处理数据平均分配至所述多...

【专利技术属性】
技术研发人员：王雅丽，
申请(专利权)人：沐曦集成电路南京有限公司，
类型：发明
国别省市：