一种用于量子芯片封装的印刷电路板和量子芯片封装盒制造技术

本发明专利技术涉及集成电路技术领域，具体提供一种用于量子芯片封装的印刷电路板和量子芯片封装盒

【技术实现步骤摘要】
一种用于量子芯片封装的印刷电路板和量子芯片封装盒


[0001]本专利技术涉及集成电路
，具体涉及一种用于量子芯片封装的印刷电路板
。

技术介绍

[0002]量子芯片的电路尺寸为微米量级，而外电路的尺寸为毫米或厘米量级，因此如何将量子芯片的电路和外电路之间进行安全而高效的转接就成了至关重要的问题
。
量子芯片封装盒是实现超导量子芯片和外电路连接的装置，而量子芯片和封装盒通过芯片载板进行连接，将超导量子芯片的各类性能管脚与相应的外电路进行连接
。
扩展芯片上的量子比特数目是实现量子计算的必经之路，对应于芯片上比特数目的增加，管脚的数目也随之增加；同时量子芯片中量子比特的状态十分脆弱，如果在传输过程中不进行有效地保护，容易受到坏境的干扰而产生退相干，因此，如何在尽可能小的空间内，将芯片上的诸多管脚与外电路进行连接成为必须考虑的问题
。
芯片载板通常使用
PCB
板
(Printed Circuit Board
，印制电路板或印刷电路板
)
，而传统的印刷电路板设计技术虽然易于做到很高的集成度，但是由于需要对线路做表面防护，在高频低温环境下，信号线间串扰较大，高频时信号损耗较大，容易引发量子位不必要的门操作
。
[0003]因此需要一种新的方案，以解决用于量子芯片封装的
PCB
板产生较高的成本和资源浪费
。

技术实现思路

[0004]有鉴于此，本专利技术提供一种印刷电路板的制作方法，以解决
PCB
板在高频低温环境下，信号线间串扰较大，高频时信号损耗较大的问题
。
[0005]本专利技术提供一种用于量子芯片封装的印刷电路板，所述印刷电路板设置有芯片封装区，适于量子芯片封装于其中，包括：所述印刷电路板包括若干条导电传输线路，所述导电传输线路至少部分为所述表面走线，部分为位于所述印刷电路板的介质层中的板内走线；每一导电传输线路两侧分别设置有多个防护过孔；所述防护过孔贯穿所述印刷电路板
。
[0006]可选的，所述导电传输线路连接所述印刷电路板中芯片封装区的接脚连接焊盘和所述印刷电路板四周均匀排布的接地屏蔽焊盘区中的终点过孔；所述终点过孔周围环绕设置有若干所述防护过孔
。
[0007]可选的，任意相邻的所述防护过孔之间的间距小于所述导电传输线路可传输的信号波长的
1/20。
[0008]可选的，单个所述防护过孔的自谐振频率
f
满足：
[0009][0010]其中，
h
为所述防护过孔的高度；
ε
为所述印刷电路板的介质层的介电常数；
d
为所述防护过孔的内径；
d1
为所述防护过孔的反焊盘直径；
d2
为所述防护过孔的焊盘直径
。
[0011]可选的，任意所述导电传输线路两侧相对位置的防护过孔构成防护过孔对，所述防护过孔对的谐振频率
f
满足：
[0012][0013]其中，
S
为所述防护过孔对中两所述防护过孔之间的距离，
h
为所述防护过孔的高度；
ε
为所述印刷电路板的介质层的介电常数；
d
为所述防护过孔的内径；
d1
为所述防护过孔的反焊盘直径；
d2
为所述防护过孔的焊盘直径
。
[0014]可选的，所述印刷电路板设置有芯片封装区，所述芯片封装区设置于所述印刷电路板的中心；所述芯片封装区边缘靠近所述印刷电路板的中心一侧环绕设置有若干芯片接脚焊盘；所述印刷电路板表面设置有表面走线，所述表面走线自所述芯片接脚焊盘引出至所述印刷电路板的四周；所述表面走线的表面设置有电镀保护层；所述电镀保护层的厚度为所述表面走线发生反常趋肤效应时的趋肤深度的1倍
‑2倍
。
[0015]可选的，所述表面走线发生反常趋肤效应时的趋肤深度
δ
满足下述式
(3)
：
[0016][0017]其中
σ
表示所述表面走线的电导率，
μ0表示自由空间的导磁率，
μ
γ
表示所述表面走线的相对导磁率，
f
表示所述量子芯片的工作频率；所述电走线的电导率
σ
根据以下式
(4)
获得：
[0018][0019]其中
σ
表示所述表面走线的电导率，
t
为所述导电走线的发生反常趋肤效应时的温度，
t0表示标准温度，
σ0表示所述导电走线在标准温度
t0时的电导率，
α
表示所述导电走线在标准温度下的电导率温度系数
。
[0020]可选的，当所述表面走线的材料为铜，所述电镀保护层的材料为金时，满足下式：
[0021][0022]其中
σ
表示所述表面走线的电导率，
μ0表示自由空间的导磁率，
μ
γ
表示所述表面走线的相对导磁率，
f
表示所述量子芯片的工作频率；
α
表示所述导电走线在标准温度下的电导率温度系数；将所述式
(5)
中计算获得的所述表面走线的电导率
σ
代入式
(4)
获得所述表面走线发生反常趋肤效应时的温度
t。
[0023]可选的，所述印刷电路板包括交替堆叠层压在一起的介质层和金属层；其中部分所述金属层为走线层，用于形成所述板内走线，所述走线层为图形化的金属电路层；所述走线层两侧间隔一个所述介质层相邻的金属层为屏蔽层，所述屏蔽层为整层的金属层
。
[0024]可选的，所述导电传输线路为微带线时，所述走线层的厚度
T
与所述介质层的厚度
H
，满足下式：
[0025][0026]其中，
W
为所述走线层的线宽，
Z
为所述走线层的阻抗；
ε
为所述印刷电路板的介质层的介电常数；
H
为所述介质层的厚度，
T
为所述走线层的厚度
。
[0027]所述导电传输线路为带状线时，所述走线层的厚度
T
与所述介质层的厚度
H
，满足下式：
[0028][0029]其中，
W
为所述走线层的线宽，
Z
为所述走线层的阻抗；
ε
为所述印刷电路板的介质层的介电常数；
H
为所述介质层的厚度，
T
为所述走线层的厚度
。
[0030]可选的，所述印刷电路板的介质层材料为
Rogers 4350。
[0031本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种用于量子芯片封装的印刷电路板，所述印刷电路板设置有芯片封装区，适于量子芯片封装于其中；其特征在于，所述印刷电路板包括若干条导电传输线路，所述导电传输线路部分为所述印刷电路板的表面走线，部分为位于所述印刷电路板的介质层中的板内走线；每一导电传输线路两侧分别设置有多个防护过孔；所述防护过孔贯穿所述印刷电路板
。2.
根据权利要求1所述的用于量子芯片封装的印刷电路板，其特征在于，所述导电传输线路连接所述印刷电路板中芯片封装区的接脚连接焊盘和所述印刷电路板四周均匀排布的接地屏蔽焊盘区中的终点过孔；所述终点过孔周围环绕设置有若干所述防护过孔
。3.
根据权利要求1或2所述的用于量子芯片封装的印刷电路板，其特征在于，任意相邻的所述防护过孔之间的间距小于所述导电传输线路可传输的信号波长的
1/20。4.
根据权利要求1或2所述的用于量子芯片封装的印刷电路板，其特征在于，单个所述防护过孔的自谐振频率
f
满足：其中，
h
为所述防护过孔的高度；
ε
为所述印刷电路板的介质层的介电常数；
d
为所述防护过孔的内径；
d1
为所述防护过孔的反焊盘直径；
d2
为所述防护过孔的焊盘直径
。5.
根据权利要求4所述的用于量子芯片封装的印刷电路板，其特征在于，任意所述导电传输线路两侧相对位置的防护过孔构成防护过孔对，所述防护过孔对的谐振频率
f
满足：其中，
S
为所述防护过孔对中两所述防护过孔之间的距离，
h
为所述防护过孔的高度；
ε
为所述印刷电路板的介质层的介电常数；
d
为所述防护过孔的内径；
d1
为所述防护过孔的反焊盘直径；
d2
为所述防护过孔的焊盘直径
。6.
根据权利要求1所述的用于量子芯片封装的印刷电路板，其特征在于，包括：所述印刷电路板设置有芯片封装区，所述芯片封装区设置于所述印刷电路板的中心；所述芯片封装区边缘靠近所述印刷电路板的中心一侧环绕设置有若干芯片接脚焊盘；所述印刷电路板表面设置有表面走线，所述表面走线自所述芯片接脚焊盘引出至所述印刷电路板的四周；所述表面走线的表面设置有电镀保护层；所述电镀保护层的厚度为所述表面走线发生反常趋肤效应时的趋肤深度的1倍
‑2倍
。7.
根据权利要求6所述的用于量子芯片封装的印刷电路板，其特征在于，所述表面走线发生反常趋肤效应时的趋肤深度
δ
满足下述式
(3)
：
其中
σ
表示所述表面走线的电导率，
μ0表示自由空间的导磁率，
μ
γ
表示所述表面走线的相对导磁率，
f
表示所述量子芯片的工作频率；所述电走线的电导率
σ
根据以下式
(4)<...

【专利技术属性】
技术研发人员：关盈，刘强，
申请(专利权)人：山东云海国创云计算装备产业创新中心有限公司，
类型：发明
国别省市：