浪涌检测保护电路制造技术

本发明专利技术公开了一种浪涌检测保护电路

【技术实现步骤摘要】
浪涌检测保护电路、方法及电气系统


[0001]本专利技术涉及浪涌干扰
，尤其涉及一种浪涌检测保护电路
、
方法及电气系统
。

技术介绍

[0002]浪涌干扰是设备
(
例如变频器
)
运行时比较常见的一种干扰，例如雷击浪涌，该干扰往往是电压高
、
电流大但时间短的脉冲，如果不对设备做保护，可能会造成设备停机，严重时还会造成失控并损坏其它部件
。
现有的浪涌保护电路如图1所示，在变频器的三相输入端，加入压敏电阻进行能量释放，将电压钳制在压敏的残压上，以保护后级电路
。
但这种保护往往是有限的，通常受到三相输入电压的限制，选用的压敏电阻的残压还是会对后级电路产生一定影响，特别是对主控芯片的
I/O
口，若影响到重要信号可能会造成整个电气系统停机或者失控
。
[0003]因此，为了解决上述问题，本专利技术提供了一种可对受到浪涌干扰的主控芯片的
I/O
口进行钳位保护的浪涌检测保护电路
、
方法及电气系统
。

技术实现思路

[0004]本专利技术提供了一种浪涌检测保护电路
、
方法及电气系统，旨在解决现有浪涌保护电路不能对主控芯片的
I/O
口进行保护导致电气系统停机或者失控的问题
。
[0005]为了解决上述技术问题，本专利技术一方面提供了一种浪涌检测保护电路，其包括：压敏单元，用于与三相电源连接；分压单元，其与所述压敏单元连接，用于获取所述压敏单元上产生的残压分压；残压检测单元，其与所述分压单元连接，用于根据所述残压分压检测是否存在浪涌干扰；电源检测单元，其一端与所述残压检测单元连接，另一端用于与电源芯片连接，用于检测浪涌干扰是否经过所述电源芯片；
IO
检测单元，其一端与所述电源检测单元连接，另一端与主控芯片连接，用于检测所述主控芯片的
I/O
口是否受到浪涌干扰；保护单元，其与所述
IO
检测单元连接，用于对受到浪涌干扰的所述主控芯片的
I/O
口进行钳位保护
。
[0006]进一步地，所述压敏单元包括第一压敏电阻
、
第四压敏电阻以及第七压敏电阻，所述第一压敏电阻
、
所述第四压敏电阻以及所述第七压敏电阻的一端分别与第一相电源
、
第二相电源以及第三相电源连接，所述第一压敏电阻
、
所述第四压敏电阻以及所述第七压敏电阻的另一端均接地；所述分压单元包括第二电阻
、
第三电阻
、
第五电阻
、
第六电阻
、
第八电阻以及第九电阻，所述第二电阻和所述第三电阻串联后与所述第一压敏电阻并联，所述第五电阻和所述第六电阻串联后与所述第四压敏电阻并联，所述八电阻和所述第九电阻串联后与所述第七压敏电阻并联
。
[0007]进一步地，所述残压检测单元包括第一比较器
、
第二比较器
、
第三比较器
、
第一与门
、
第二与门以及与非门，所述第一比较器的反相输入端连接至所述第二电阻和所述第三电阻之间，所述第二比较器的反相输入端连接至所述第五电阻和所述第六电阻之间，所述
第三比较器的反相输入端连接至所述第八电阻和所述第九电阻之间，所述第一比较器
、
所述第二比较器以及所述第三比较器的同相输入端均用于接收第一预设参考电压，所述第一比较器和所述第二比较器的输出端分别与所述第一与门的第一输入端和第二输入端连接，所述第二比较器和所述第三比较器的输出端分别与所述第二与门的第一输入端和第二输入端连接，所述第一与门和所述第二与门的输出端分别与所述与非门的第一输入端和第二输入端连接，所述与非门的输出端与所述电源检测单元连接
。
[0008]进一步地，所述电源检测单元包括第四比较器和第三与门，所述第四比较器的同相输入端用于与所述电源芯片连接，所述第四比较器的反相输入端用于接收第二预设参考电压，所述与非门的输出端和所述第四比较器的输出端与所述第三与门的输入端连接，所述第三与门的输出端与所述
IO
检测单元连接
。
[0009]进一步地，所述
IO
检测单元包括第五比较器
、
第六比较器
、
第四与门以及第五与门，所述第五比较器和所述第六比较器的同相输入端分别用于与所述主控芯片的第二
I/O
口和第一
I/O
口连接，所述第五比较器和所述第六比较器的反相输入端均用于接收第三预设参考电压，所述第三与门和所述第五比较器的输出端与第四与门的输入端连接，所述第三与门和所述第六比较器的输出端与所述第五与门的输入端连接，所述第四与门和所述第五与门的输出端用于与锁存芯片的一端连接，所述锁存芯片的另一端与所述主控芯片连接
。
[0010]进一步地，所述保护单元包括第一三极管
、
第二三极管
、
第一稳压二极管以及第二稳压二极管，所述第一三极管和所述第二三极管的基极用于与所述锁存芯片连接，所述第一三极管的集电极与所述第二三极管的发射极连接，所述第一三极管的发射极与所述主控芯片的第一
I/O
口连接，所述第二三极管的集电极与所述主控芯片的第二
I/O
口连接，所述第一稳压二极管的一端接电压，所述第一稳压二极管的另一端连接至所述第一三极管的集电极和所述第二稳压二极管的一端之间，所述第二稳压二极管的另一端接地
。
[0011]本专利技术另一方面还提供了一种电气系统，所述电气系统包括三相电源
、
变频器
、
负载以及上述的浪涌检测保护电路，所述三相电源与所述变频器的输入端连接，所述变频器的输出端与所述负载连接，所述浪涌检测保护电路连接至所述三相电源和所述变频器之间
。
[0012]本专利技术又一方面还提供了一种浪涌检测保护方法，获取残压比较信号，并根据所述残压比较信号检测是否存在浪涌干扰；若存在浪涌干扰，则获取电源比较信号，并根据所述电源比较信号检测浪涌干扰是否经过电源芯片；若浪涌干扰经过所述电源芯片，则获取
I/O
口比较电压，根据所述
I/O
口比较电压检测主控芯片的
I/O
口是否受到浪涌干扰；若所述主控芯片的
I/O
口受到浪涌干扰，则对所述主控芯片的
I/O
口进行钳位保护
。
[0013]进一步地，若所述第一比较残压分压为第一预设信号值
/
所述第二比较残压分压为所述第一预设信号值
/
所述第三比较残压分压为所述第一预设信号值，则判定存在浪涌干扰
。
[0014]进一步地，若本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种浪涌检测保护电路，其特征在于，包括：压敏单元，用于与三相电源连接；分压单元，其与所述压敏单元连接，用于获取所述压敏单元上产生的残压分压；残压检测单元，其与所述分压单元连接，用于根据所述残压分压检测是否存在浪涌干扰；电源检测单元，其一端与所述残压检测单元连接，另一端用于与电源芯片连接，用于检测浪涌干扰是否经过所述电源芯片；
IO
检测单元，其一端与所述电源检测单元连接，另一端与主控芯片连接，用于检测所述主控芯片的
I/O
口是否受到浪涌干扰；保护单元，其与所述
IO
检测单元连接，用于对受到浪涌干扰的所述主控芯片的
I/O
口进行钳位保护
。2.
根据权利要求1所述的浪涌检测保护电路，其特征在于，所述压敏单元包括第一压敏电阻
、
第四压敏电阻以及第七压敏电阻，所述第一压敏电阻
、
所述第四压敏电阻以及所述第七压敏电阻的一端分别与第一相电源
、
第二相电源以及第三相电源连接，所述第一压敏电阻
、
所述第四压敏电阻以及所述第七压敏电阻的另一端均接地；所述分压单元包括第二电阻
、
第三电阻
、
第五电阻
、
第六电阻
、
第八电阻以及第九电阻，所述第二电阻和所述第三电阻串联后与所述第一压敏电阻并联，所述第五电阻和所述第六电阻串联后与所述第四压敏电阻并联，所述八电阻和所述第九电阻串联后与所述第七压敏电阻并联
。3.
根据权利要求2所述的浪涌检测保护电路，其特征在于，所述残压检测单元包括第一比较器
、
第二比较器
、
第三比较器
、
第一与门
、
第二与门以及与非门，所述第一比较器的反相输入端连接至所述第二电阻和所述第三电阻之间，所述第二比较器的反相输入端连接至所述第五电阻和所述第六电阻之间，所述第三比较器的反相输入端连接至所述第八电阻和所述第九电阻之间，所述第一比较器
、
所述第二比较器以及所述第三比较器的同相输入端均用于接收第一预设参考电压，所述第一比较器和所述第二比较器的输出端分别与所述第一与门的第一输入端和第二输入端连接，所述第二比较器和所述第三比较器的输出端分别与所述第二与门的第一输入端和第二输入端连接，所述第一与门和所述第二与门的输出端分别与所述与非门的第一输入端和第二输入端连接，所述与非门的输出端与所述电源检测单元连接
。4.
根据权利要求3所述的浪涌检测保护电路，其特征在于，所述电源检测单元包括第四比较器和第三与门，所述第四比较器的同相输入端用于与所述电源芯片连接，所述第四比较器的反相输入端用于接收第二预设参考电压，所述与非门的输出端和所述第四比较器的输出端与所述第三与门的输入端连接，所述第三与门的输出端与所述
IO
检测单元连接
。5.
根据权利要求4所述的浪涌检测保护电路，其特征在于，所述
IO
检测单元包括第五比较器
、
第六比较器
、
第四与门以及第五与门，所述第五比较器和所述第六比较器的同相输入端分别用于与所述主控芯片的第二
I/O<...

【专利技术属性】
技术研发人员：郑培杰，张敏，刘旭龙，李通，陈新星，
申请(专利权)人：珠海格力电器股份有限公司，
类型：发明
国别省市：