一种阵列基板及显示面板制造技术

本实用新型专利技术涉及一种阵列基板及显示面板

【技术实现步骤摘要】
一种阵列基板及显示面板


[0001]本申请涉及显示
，具体涉及一种阵列基板及显示面板
。

技术介绍

[0002]目前，薄膜晶体管液晶显示器
(
英文全称：
Thin film transistor liquid crystal display
，简称：
TFT LCD)
的阵列基板中，数据线
(data)
的电场可能使周围的液晶翻转，造成漏光，而且
data
距离像素电极
(pixel)
的距离较近，
data
对
pixel
的容性耦合也会造成串扰等不良影响
。
为了防止串扰风险，一般需要增加
DBS
电极和屏蔽金属
(shielding metal)
等对电场进行屏蔽
。
[0003]其中，
TSS
像素设计
(Transparent storage and shielding layer)
通过在
data
与
pixel
电极之间增加一道透明导电层取代通常的
shielding metal
和
DBS
，提升穿透率并解决串扰等问题
。
但是目前的
TSS
设计采用整面透明导电层，整面透明导电层容易与
pixel
电极形成较大的存储电容，导致充电率不足
。r/>
技术实现思路

[0004]本技术的目的是提供一种阵列基板及显示面板，其能够解决现有
TSS
设计采用整面透明导电层，整面透明导电层容易与
pixel
电极形成较大的存储电容，导致充电率不足的问题
。
[0005]为了解决上述问题，本技术提供了一种阵列基板，其包括基板及阵列排布于所述基板上的多个像素单元；每一所述像素单元均包括：数据线，设置于所述基板上；第一绝缘层，设置于所述数据线远离所述基板的一侧；透明屏蔽层，设置于所述第一绝缘层远离所述基板的一侧，所述透明屏蔽层在所述基板上的投影与所述数据线在所述基板上的投影至少部分重叠；第二绝缘层，设置于所述透明屏蔽层远离所述基板的一侧；以及像素电极，设置于所述第二绝缘层远离所述基板的一侧；其中，所述透明屏蔽层在对应于所述像素电极的位置处设有通孔
。
[0006]进一步的，所述透明屏蔽层在所述基板上的投影与所述像素电极在所述基板上的投影不重叠
。
[0007]进一步的，所述透明屏蔽层在所述基板上的投影与所述像素电极在所述基板上的投影部分重叠
。
[0008]进一步的，每一所述像素单元均具有像素区，所述像素电极设置于所述像素区；所述像素电极包括：第一主干电极；第二主干电极，与所述第一主干电极相交，以将所述像素区划分出多个畴区；以及多个分支电极，相互间隔设置于所述畴区内，且一端连接于所述第一主干电极或第二主干电极；其中，所述透明屏蔽层在每一所述像素区内设有至少一个屏蔽单元，所述屏蔽单元包括平行于所述数据线的第一底边和第二底边以及两个连接所述第一底边和第二底边的侧边；至少一个所述侧边平行于其所在的所述畴区内的所述分支电极
。
[0009]进一步的，所述分支电极与所述第一主干电极或所述第二主干电极的夹角范围为
30
°‑
60
°
。
[0010]进一步的，所述屏蔽单元关于所述第一主干电极的中心轴对称设置
。
[0011]进一步的，所述第二主干电极平行于所述数据线，所述透明屏蔽层在每一所述像素区内包括两个屏蔽单元，两个所述屏蔽单元关于所述第二主干电极的中心轴对称设置
。
[0012]进一步的，每一所述像素单元还包括：公共走线，设置于所述基板上；其中，数据线设置于所述公共走线远离所述基板的一侧，所述透明屏蔽层电连接于所述公共走线
。
[0013]进一步的，每一所述像素单元还包括：扫描线，与所述数据线相交；薄膜晶体管，其栅极电连接至所述扫描线，其源极电连接至所述数据线，其漏极电连接至所述像素电极
。
[0014]为了解决上述问题，本技术提供了一种显示面板，其包括本申请所述的阵列基板
、
与所述阵列基板对应设置的彩膜基板以及设置于所述阵列基板与所述彩膜基板之间的液晶层
。
[0015]本技术的优点是：本技术的透明屏蔽层在对应于所述像素电极的位置处设有通孔，减小透明屏蔽层与像素电极之间形成的耦合电容，提升阵列基板的充电率，提高透光率
。
[0016]本技术在对应于所述像素电极的位置处设有通孔，在低灰阶场景中，透明屏蔽层的通孔处的横向电场与未设置通孔处的横向电场不同，透明屏蔽层的通孔处的液晶的方向与未设置通孔处的液晶的方向不同，有利于改善视角
。
[0017]本技术的透明屏蔽层在每一所述像素区内设有至少一个屏蔽单元，所述屏蔽单元包括平行于所述数据线的第一底边和第二底边以及两个连接所述第一底边和第二底边的侧边；至少一个所述侧边平行于其所在的所述畴区内的所述分支电极，由此可以使得透明屏蔽层的电场方向与像素电极的电场方向一致，避免透明屏蔽层的电场方向与像素电极的电场方向不一致导致暗纹现象，有利于减小屏蔽单元的侧边处的暗纹现象
。
附图说明
[0018]为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0019]图1是本技术的显示面板的结构示意图；
[0020]图2是本技术的阵列基板的平面示意图；
[0021]图3是图2中的
A
处的实施例1的放大示意图；
[0022]图4是图3中的
A
‑
A
截面图；
[0023]图5是本技术在低灰阶下的光学模拟示意图；
[0024]图6是本技术的透明屏蔽层的平面示意图；
[0025]图7是图2中的
A
处的实施例2的放大示意图；
[0026]图8是图7中的
B
‑
B
截面图；
[0027]图9是图2中的
A
处的实施例3的放大示意图；
[0028]图
10
是图9中的
C
‑
C
截面图；
[0029]图
11
是图2中的
A
处的实施例4的放大示意图；
[0030]图
12
是图
11
中的
D...

【技术保护点】

【技术特征摘要】
1.
一种阵列基板，其特征在于，包括基板及阵列排布于所述基板上的多个像素单元；每一所述像素单元均包括：数据线，设置于所述基板上；第一绝缘层，设置于所述数据线远离所述基板的一侧；透明屏蔽层，设置于所述第一绝缘层远离所述基板的一侧，所述透明屏蔽层在所述基板上的投影与所述数据线在所述基板上的投影至少部分重叠；第二绝缘层，设置于所述透明屏蔽层远离所述基板的一侧；以及像素电极，设置于所述第二绝缘层远离所述基板的一侧；其中，所述透明屏蔽层在对应于所述像素电极的位置处设有通孔
。2.
根据权利要求1所述的阵列基板，其特征在于，所述透明屏蔽层在所述基板上的投影与所述像素电极在所述基板上的投影不重叠
。3.
根据权利要求1所述的阵列基板，其特征在于，所述透明屏蔽层在所述基板上的投影与所述像素电极在所述基板上的投影部分重叠
。4.
根据权利要求3所述的阵列基板，其特征在于，每一所述像素单元均具有像素区，所述像素电极设置于所述像素区；所述像素电极包括：第一主干电极；第二主干电极，与所述第一主干电极相交，以将所述像素区划分出多个畴区；以及多个分支电极，相互间隔设置于所述畴区内，且一端连接于所述第一主干电极或第二主干电极；其中，所述透明屏蔽层在每一所述像素区内设有至少一个屏蔽单元，所述屏蔽单元包括平行于所述数据线的第一底边和第二底边以及两个连接所述第一底边和第二底边的侧边；至少一个所述侧...

【专利技术属性】
技术研发人员：刘菁，
申请(专利权)人：TCL，
类型：新型
国别省市：