用于多队列存储器控制器的信用方案制造技术

技术编号:39590900 阅读:23 留言:0更新日期:2023-12-03 19:44
本发明专利技术公开了一种存储器控制器,该存储器控制器包括地址解码器

【技术实现步骤摘要】
【国外来华专利技术】用于多队列存储器控制器的信用方案

技术介绍

[0001]计算机系统通常使用廉价且高密度的动态随机存取存储器
(DRAM)
芯片作为主存储器

现今销售的大多数
DRAM
芯片与由联合电子设备工程委员会
(JEDEC)
发布的各种双倍数据速率
(DDR)DRAM
标准兼容
。DDR DRAM
使用具有高速访问电路的常规
DRAM
存储器单元阵列来实现高传输率并且提高存储器总线的利用
。DDR
存储器控制器可以与多个
DDR
通道介接以便容纳更多
DRAM
模块,并且比使用单个通道更快地与存储器交换数据

例如,一些存储器控制器包括两个或四个
DDR
存储器通道

[0002]现代
DDR
存储器控制器维持队列以存储未决的存储器访问请求,从而允许这些控制器根据这些访问请求的生成或存储顺序来乱序地选取未决的存储器访问请求,以提高效
...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种存储器控制器,包括:地址解码器,所述地址解码器具有用于接收存储器访问请求的第一输入

第一输出和第二输出;第一命令队列,所述第一命令队列具有:耦接到所述地址解码器的所述第一输出的用于接收针对第一存储器通道的存储器访问请求的输入,以及用于保持存储器访问请求的多个条目;第二命令队列,所述第二命令队列具有:耦接到所述地址解码器的所述第二输出的用于接收针对第二存储器通道的存储器访问请求的输入,以及用于保持存储器访问请求的多个条目;和请求信用控制电路,所述请求信用控制电路耦接到所述第一命令队列和所述第二命令队列,所述请求信用控制电路可操作以跟踪未完成的请求信用的数量,并且基于所述第一命令队列和所述第二命令队列的可用条目的数量来发出请求信用
。2.
根据权利要求1所述的存储器控制器,其中基于所述第一命令队列和所述第二命令队列的可用条目的数量来发出信用请求还包括:在未完成的请求信用的数量低于所述第一命令队列和所述第二命令队列的可用条目的最小数量的情形下,发出信用请求
。3.
根据权利要求1所述的存储器控制器,其中所述请求信用控制电路耦接到数据处理单元的数据织构,并且可操作以通过所述数据织构向存储器访问代理发出请求信用
。4.
根据权利要求1所述的存储器控制器,其中在接收到被分配到所述第一命令队列和所述第二命令队列中具有最高数量的可用条目的一者的存储器访问请求的情形下,所述请求信用控制电路可操作以发出请求信用,而不从所述第一命令队列或所述第二命令队列进行对应的解除分配
。5.
根据权利要求1所述的存储器控制器,其中所述请求信用控制电路可操作以:响应于存储器访问请求从所述第一命令队列和所述第二命令队列中的一者解除分配,所述解除分配导致所述第一命令队列和所述第二命令队列具有相等数量的可用条目,在未完成的请求信用的所述数量低于所述相等数量的可用条目的情形下,则发出请求信用,并且在不低于的情形下,不响应于所述存储器访问请求被解除分配而发出请求信用
。6.
根据权利要求1所述的存储器控制器,其中指定事件是存储器访问请求从所述第一命令队列和所述第二命令队列中的一者解除分配
。7.
根据权利要求1所述的存储器控制器,还包括:第一仲裁器,所述第一仲裁器耦接到所述第一命令队列以用于从所述第一命令队列选择条目并且将所述条目放置在第一存储器接口队列中,从而使得所述条目通过所述第一存储器通道被传输;和第二仲裁器,所述第二仲裁器耦接到所述第二命令队列以用于从所述第二命令队列选择条目并且将所述条目放置在第二存储器接口队列中,从而使得所述条目通过所述第二存储器通道被传输
。8.
根据权利要求1所述的存储器控制器,其中所述地址解码器可操作以基于所述存储器访问请求的目标地址来将每个存储器访问请求引导到所述第一命令队列或所述第二命令队列
。9.
根据权利要求1所述的存储器控制器,其中所述第一命令队列具有与所述第二命令
队列不同的大小
。10.
根据权利要求1所述的存储器控制器,还包括至少一个附加命令队列和耦接到所述附加命令队列的至少一个附加仲裁器,其中所述请求信用控制电路可操作以:响应于存储器访问请求从所述命令队列中的任何命令队列解除分配,在未完成的请求信用的数量低于所有所述命令队列当中的可用条目的最小数量的情形下,则发出请求信用,并且在不低于的情形下,不响应于所述存储器访问请求被解除分配而发出请求信用
。11.
一种方法,包括:在存储器控制器处接收多个存储器访问请求;解码所述存储器访问请求的地址并且选择第一存储器通道和第二存储器通道中的一者来接收所述存储器访问请求中的每个存储器访问请求;在解码所述地址之后,将每个存储器访问请求发送到与所述第一存储器通道相关联的第一命令队列和与所述第二存储器通道相关联的第二命令队列中的一者;以及响应于指定事件,基于所述第一命令队列和所述第二命令队列的可用条目的数量来发出请求信用
。12.
根据权利要求
11
所述的方法,其中基于所述第一命令队列和所述第二命令队列的可用条目的数量来发出信用请求还包括:在未完成的请求信用的数量低于所述第一命令队列和所述第二命令队列的可用条目的最小数量的情形下,发出信用请求
。13.
根据权利要求
12
所述的方法,还包括:在接收到被分配到所述第一命令队列和所述第二命令队列中具有最高数量的可用条目的一者的存储器访问请求的情形下,使得请求信用被发出,而不从所述第一命令队列或所述第二命令队列进行对应的解除分配
。14.
根据权利要求
12
所述的方法,还包括:响应于存储器访问请求从所述第一命令队列和所述第二命令队列中的一者解除分配,所述解除分配导致所述第一命令队列和所述第二命令队列具有相等数量的可用条目,在未完成的请求信用的所述数量低于所述相等数量的可用条目的情形下,则使得存储器访问信用被发出,并且在不低于的情形下,不响应于所述存储器访问请求被解除...

【专利技术属性】
技术研发人员:凯达尔纳特
申请(专利权)人:超威半导体公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1