封装基板制造技术

本发明专利技术公开了封装基板

【技术实现步骤摘要】
封装基板、微电子组件、POP封装组件以及电子设备


[0001]本专利技术涉及微电子领域，具体地，涉及封装基板
、
微电子组件
、POP
封装组件以及电子设备
。

技术介绍

[0002]随着微电子以及通讯技术的不断发展，低功耗双倍速率同步动态随机存储器
(Low Power Double Data Rate
，
LPDDR)
已成为目前的主流内存规范，被广泛应用于各类电子设备中
。
相关技术中基于搭载单颗动态随机存储芯片
(Dynamic Random Access Memory
，
DRAM)
的
LPDDR
通常具有4通道，可提供
64bits
的带宽
。
但随着当前应用处理器
(AP)
对于数据带宽的需求越来越高，
DRAM
与应用处理器之间通讯的带宽需要提升
。
并且，随着消费类电子设备整体向着轻薄化发展，需要
LPDDR
在不显著增大系统面积的前提下拓宽数据位宽
。
[0003]因此，目前的封装基板
、
微电子组件
、POP
封装组件以及电子设备仍有待改进
。

技术实现思路

[0004]本专利技术旨在一定程度上缓解甚至解决上述问题的至少之一
。
[0005]在本专利技术的一个方面，本专利技术提出了一种封装基板，所述封装基板具有用于设置引脚的周边区，所述周边区具有矩形的内周边以及矩形的外周边，所述内周边位于所述外周边内侧，所述外周边具有依次相连的第一至第四边，所述内周边具有依次相连的第五至第八边，其中所述第一边和所述第五边相邻且平行，所述第二边和所述第六边相邻且平行，所述周边区具有排布为多行和多列的引脚，多个所述引脚构成：位于第一区域的第一通道
、
位于第二区域的第二通道，位于第三区域的第三通道，位于第四区域的第四通道，位于第五区域的第五通道，位于第六区域的第六通道，位于第七区域的第七通道，和位于第八区域的第八通道，所述第一
、
第二区域位于所述第一边和第五边之间，所述第三区域和所述第四区域位于所述第三边和第七边之间，所述第五区域和所述第六区域位于所述第二边和第六边之间，所述第七区域和所述第八区域位于所述第四边和第八边之间
。
该封装基板通过对存储芯片的引脚排布进行重新设计，对该封装基板的周边区进行了更加充分的利用，从而可以在不显著增加面板体积的前提下，将通信通道数提升至8个，进而可具有更宽的数据带宽
。
[0006]在本专利技术的另一方面，本专利技术提出了一种微电子组件
。
其包括前面所述的封装基板；以及设置于所述封装基板的第二表面上的多个存储颗粒
。
由此，该微电子组件具有前述的封装基板所具有的全部特征以及优点，在此不再赘述
。
总的来说，该微电子组件具有体积较小
、
通信数据带宽较宽的优点
。
[0007]在本专利技术的另一方面，本专利技术提出了一种
POP(
叠层封装，
Package On Package)
封装组件，其包括：如前面所述的微电子组件；以及与所述微电子组件垂直堆叠封装的第二芯片
。
由此，该
POP
封装组件具有前述的微电子组件所具有的全部特征以及优点，在此不再赘述
。
总的来说，该
POP
封装组件具有体积较小
、
通信数据带宽较宽的优点
。
[0008]在本专利技术的另一方面，本专利技术提出了一种电子设备
。
其包括：壳体，所述壳体限定出电子元件容纳空间，所述电子元件容纳空间内设置有：前面所述的微电子组件；以及应用处理器，所述微电子组件通过封装基板的8个通道和所述应用处理器通信
。
由此，该电子设备具有前述的微电子组件所具有的全部特征以及优点，在此不再赘述
。
总的来说，该电子设备具有体积较小
、
通信数据带宽较宽的优点
。
附图说明
[0009]本专利技术的上述和
/
或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
[0010]图1显示了根据本专利技术一个实施例的封装基板的结构示意图；
[0011]图2显示了相关技术中的封装基板的结构示意图；
[0012]图3显示了根据本专利技术一个实施例的封装基板的部分结构示意图；
[0013]图4显示了根据本专利技术另一个实施例的封装基板的结构示意图；
[0014]图5显示了根据本专利技术一个实施例的封装基板的部分结构示意图；
[0015]图6显示了根据本专利技术一个实施例的微电子组件的结构示意图；
[0016]图7显示了根据本专利技术一个实施例的
POP
封装组件的结构示意图；
[0017]图8显示了根据本专利技术一个实施例的电子设备的结构示意图
。
具体实施方式
[0018]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件
。
下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能理解为对本专利技术的限制
。
[0019]在本专利技术的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本专利技术而不是要求本专利技术必须以特定的方位构造和操作，因此不能理解为对本专利技术的限制
。
[0020]在本专利技术的一个方面，本专利技术提出了一种封装基板
。
参考图1，封装基板具有第一表面，所述第一表面一侧具有周边区，周边区具有矩形的内周边以及矩形的外周边，内周边位于外周边的内侧，即周边区可具有回形形状
。
其中内周边具有依次相连的第一至第四边
(
如图中所示出的
1110
至
1140)
，外周边具有依次相连的第五至第八边，如图1中所示出的
1210
至
1240。
其中所述第一边
1210
和所述第五边
1110
相邻且平行，所述第二边
1220
和所述第六边
1120
相邻且平行，所述周边区具有排布为多行和多列的引脚
(
图中未示出
)
，多个所述引脚构成第一至第八通道
。
具体地，前述8个通道包括位于第一区域的第一通道
100、
位于第二区域的第二通道
200
，位于第三区域的第三通道
300
，位于第四区域本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种封装基板，其特征在于，所述封装基板具有用于设置引脚的周边区，所述周边区具有矩形的内周边以及矩形的外周边，所述内周边位于所述外周边内侧，所述外周边具有依次相连的第一至第四边，所述内周边具有依次相连的第五至第八边，其中所述第一边和所述第五边相邻且平行，所述第二边和所述第六边相邻且平行，所述周边区具有排布为多行和多列的引脚，多个所述引脚构成：位于第一区域的第一通道
、
位于第二区域的第二通道，位于第三区域的第三通道，位于第四区域的第四通道，位于第五区域的第五通道，位于第六区域的第六通道，位于第七区域的第七通道，和位于第八区域的第八通道，所述第一
、
第二区域位于所述第一边和第五边之间，所述第三区域和所述第四区域位于所述第三边和第七边之间，所述第五区域和所述第六区域位于所述第二边和第六边之间，所述第七区域和所述第八区域位于所述第四边和第八边之间
。2.
根据权利要求1所述的封装基板，其特征在于，所述封装基板具有所述引脚的一侧为第一表面，所述封装基板背离所述引脚的一侧为第二表面，所述第二表面用于设置多个存储颗粒
。3.
根据权利要求2所述的封装基板，其特征在于，所述第一通道
、
第二通道
、
第三通道
、
第四通道
、
第五通道
、
第六通道
、
第七通道以及第八通道用于并行访问所述多个存储颗粒，以提供
128bits
的数据访问带宽
。4.
根据权利要求1所述的封装基板，其特征在于，所述第一区域位于所述第一边的第一端和所述第五边的第一端之间的连线至所述第一边和第五边中线之间的区域，所述第一边的第一端和所述第五边的第一端临近设置；所述第二区域位于所述第一边的第二端和所述第五边的第二端之间的连线至所述第一边和第五边中线之间的区域；所述第三区域位于所述第三边的第一端和所述第七边的第一端之间的连线至所述第三边和第七边中线之间的区域，所述第三边的第一端和所述第七边的第一端临近设置；所述第四区域位于所述第三边的第二端和所述第七边的第二端之间的连线至所述第三边和第七边中线之间的区域；所述第五区域位于所述第二边的第一端和所述第六边的第一端之间的连线至所述第二边和第六边中线之间的区域，所述第二边的第一端和所述第六边的第一端临近设置；所述第六区域位于所述第二边的第二端和所述第六边的第二端之间的连线至所述第二边和第六边中线之间的区域；所述第七区域位于所述第四边的第一端和所述第八边的第一端之间的连线至所述第四边和第八边中线之间的区域，所述第四边的第一端和所述第八边的第一端临近设置；所述第八区域位于所述第四边的第二端和所述第八边的第二端之间的连线至所述第四边和第八边中线之间的区域
。5.
根据权利要求4所述的封装基板，其特征在于，所述第一至第八通道均包括依次排布的第一至第三子通道，所述第一以及第三子通道的多个所述引脚包括数据输入输出端
、
第一差分时钟信号端以及第二差分时钟信号端；所述第二子通道的多个所述引脚包括命令
/
地址端
、
片选端以及...

【专利技术属性】
技术研发人员：周子翔，黄成，褚雯，
申请(专利权)人：哲库科技上海有限公司，
类型：发明
国别省市：