多路制造技术

本发明专利技术公开一种多路

【技术实现步骤摘要】
多路BUCK交错并联控制系统


[0001]本专利技术涉及测量测试用电子设备
，具体涉及一种多路
BUCK
交错并联控制系统
。

技术介绍

[0002]在电力电子领域，很多应用场合中都会使用到大电流输出电源，例如电池包测试
、
燃料电池测试
、
电动汽车测试
、DCDC
电源测试
、
通讯电源测试等
。
所以大电流输出的测试电源的需求也日益旺盛
。
而在很多应用场合中，对输入电压纹波以及电压摆率有着非常高的要求，这就对测试电源提出了更高的要求
。
[0003]目前大部分的测试电源最后一级拓扑普遍采用的是
BUCK
拓扑，众所周知，电容对改善电压纹波有着非常显著的效果，所以目前很多测试电源都是通过加大输出端的滤波电容的方式，来抑制输出的电压纹波
。
这种方式的优点很明显，即电路简单
、
对软件控制算法也没有特殊要求，较易实现，而且由于输出端电容较大，在环路参数的调节上也会变得容易很多
。
但这种方式的缺点也很明显，首先为了获取较大的容值，往往会采用电解电容，而大电流输出设备的输出端口的温度往往会比较高，这会大大缩短电解电容的使用寿命，也就意味着产品的寿命会大打折扣；其次，由于电容两端的电压不能够突变，所以输出端口的电容越大，电源的输出电压摆率就会越小，也就是说电容会严重限制电源的输出电压摆率，要想提高电源的电压摆率，就必须要想方设法减小输出端电容的容值
。
[0004]当然目前也有很多采用多路
BUCK
交错并联的方式，来减小输出电压纹波，随着交错并联的路数增多，输出电压纹波会显著减小
。
但是随着交错并联路数的增加，
BUCK
电感的数量也会相应增多，同时
BUCK
电感电流采样支路也会相应增多，这就使得成本和体积增加
。
[0005]在相关技术中，公布号为
CN116345848A
的专利申请文献中对每路
BUCK
进行电流采样，且采用的不是负
BUCK
，这就意味着每路的
BUCK
电感电流采样需要做隔离采样，电路会更复杂，且成本很高
。
公布号为
CN114900041A
的专利申请文献中采用的拓扑是
BUCK
‑
BOOST
，而不是
BUCK
，且随着并联数量增加，相应的电感数量以及采用电路数量也会增加，这就导致并联数量是3路，不能更多
。
[0006]因此，目前为了改善输入电压纹波以及电压摆率所采用的方式具有以下不足：
[0007](1)
通过增大输出端口电容容量的方式严重影响电源的输出电压摆率，同时也会影响电源的使用寿命
。
[0008](2)
通过多路
BUCK
交错并联的方式，
BUCK
电感数量增加，采样支路也会相应增多，从而导致成本和体积增加
。

技术实现思路

[0009]本专利技术所要解决的技术问题在于如何以低成本的方案，实现低纹波输出的多路
BUCK
交错并联控制
。
[0010]本专利技术通过以下技术手段解决上述技术问题的：
[0011]本专利技术提出了一种多路
BUCK
交错并联控制系统，所述系统包括交错并联的多个
BUCK
模块和均流控制模块，每个所述
BUCK
模块包括交错并联的多路
BUCK
电路，每路所述
BUCK
电路中的晶体管和电感接入负母线，每个所述
BUCK
模块中各所述
BUCK
电路中的电感分别为绕制于同一磁环上的线圈；每个所述
BUCK
模块的输出端分别经对应的采样电阻接入所述均流控制模块
。
[0012]进一步地，每个所述
BUCK
模块的输出分别经对应的所述采样电阻连接输出滤波电容，所述采样电阻接入负母线
。
[0013]进一步地，所述采样电阻采用低温漂精密电阻
。
[0014]进一步地，每个所述
BUCK
模块的输入均并联母线电容
。
[0015]进一步地，所述磁环采用铁硅材质
。
[0016]进一步地，所述输出滤波电容采用薄膜电容
。
[0017]进一步地，每路所述
BUCK
电路包括第一晶体管
、
第二晶体管和所述电感，所述第一晶体管的漏极接入负母线
、
源极接入所述第二晶体管的源极，所述第二晶体管的漏极接入正母线，所述第二晶体管的源极接入所述电感
。
[0018]进一步地，所述均流控制模块包括采样调理电路和控制器，各所述采样电阻接入所述采样调理电路，所述采样调理电路的输出连接所述控制器；
[0019]所述采样调理电路用于采样每个所述采样电阻两端的电压信号，并对电压信号进行滤波处理，得到每个所述
BUCK
模块的实时电流值；
[0020]将各所述
BUCK
模块的实时电流值的平均值作为均流环参考值
、
将每个所述
BUCK
模块的实时电流值作为反馈量输入至所述控制器进行
PI
闭环控制，实现各所述
BUCK
模块之间的均流
。
[0021]进一步地，所述均流控制模块包括控制器，所述控制器包括：
[0022]第一驱动单元，用于对每个所述
BUCK
模块中的每路所述
BUCK
电路进行交错并联控制，各所述
BUCK
电路中的第一晶体管的驱动波形在相位上各相差
T/4
，
T
为相位周期；
[0023]第二驱动单元，用于对每个所述
BUCK
模块进行交错并联控制，各所述
BUCK
模块中选取一个第一晶体管作为基准晶体管，各基准晶体管的驱动波形在相位上各相差
T/3。
[0024]进一步地，所述控制器还包括：
[0025]总电流值输出单元，用于根据每个所述
BUCK
模块的实时电流值，计算输出总电流值
。
[0026]本专利技术的优点在于：
[0027](1)
本专利技术采用多路
BUCK
交错并联的方式，在实现大电流输出的同时，实现超低纹波输出，并且考虑到传统的通过多路
BUCK
交错并联的方式会导致
BUCK
电感数量，采用将每个
BUCK本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种多路
BUCK
交错并联控制系统，其特征在于，所述系统包括交错并联的多个
BUCK
模块和均流控制模块，每个所述
BUCK
模块包括交错并联的多路
BUCK
电路，每路所述
BUCK
电路中的晶体管和电感接入负母线，每个所述
BUCK
模块中各所述
BUCK
电路中的电感分别为绕制于同一磁环上的线圈；每个所述
BUCK
模块的输出端分别经对应的采样电阻接入所述均流控制模块
。2.
如权利要求1所述的多路
BUCK
交错并联控制系统，其特征在于，每个所述
BUCK
模块的输出分别经对应的所述采样电阻连接输出滤波电容，所述采样电阻接入负母线
。3.
如权利要求1所述的多路
BUCK
交错并联控制系统，其特征在于，所述采样电阻采用低温漂精密电阻
。4.
如权利要求1所述的多路
BUCK
交错并联控制系统，其特征在于，每个所述
BUCK
模块的输入均并联母线电容
。5.
如权利要求1所述的多路
BUCK
交错并联控制系统，其特征在于，所述磁环采用铁硅材质
。6.
如权利要求2所述的多路
BUCK
交错并联控制系统，其特征在于，所述输出滤波电容采用薄膜电容
。7.
如权利要求1所述的多路
BUCK
交错并联控制系统，其特征在于，每路所述
BUCK
电路包括第一晶体管
、
第二晶体管和所述电感，所述第一晶体管的漏极接入负母线
、

【专利技术属性】
技术研发人员：钟钢炜，姚刘兆，汪坤圆，曹世明，蔡振鸿，唐德平，
申请(专利权)人：科威尔技术股份有限公司，
类型：发明
国别省市：