阵列基板及显示装置制造方法及图纸

本申请涉及一种阵列基板及显示装置，阵列基板可包括像素组和数据中和电路，像素组包括第一子像素

【技术实现步骤摘要】
阵列基板及显示装置


[0001]本申请属于显示
，具体涉及一种阵列基板及显示装置
。

技术介绍

[0002]在
TFT
‑
LCD(
薄膜晶体管
‑
液晶显示器
)
中，随着人们对显示效果的追求越来越高以及技术的成熟，高分辨率显示器的市场需求越来越大，但随着分辨率不断提高，显示器的成本也随之增加
。

技术实现思路

[0003]本申请的目的在于提供一种阵列基板及显示装置，能够在实现高分辨率的同时，还可降低成本
。
[0004]本申请提供了一种阵列基板，包括显示区和位于所述显示区边缘的非显示区，所述显示区包括多个沿行方向和列方向阵列排布的像素组，其中，
[0005]所述像素组包括在所述行方向上间隔排布的第一子像素
、
第二子像素及位于所述第一子像素和所述第二子像素之间的中和子像素，所述第一子像素
、
所述第二子像素及所述中和子像素对应的显示颜色相同；
[0006]所述像素组还包括与所述第一子像素连接的第一数据线
、
与所述第二子像素连接的第二数据线
、
与所述中和子像素连接的中和数据线
、
以及与所述第一子像素
、
所述第二子像素及所述中和子像素连接的扫描线；
[0007]所述非显示区还包括数据中和电路，与所述第一数据线
、
所述第二数据线及所述中和数据线连接；其中，r/>[0008]在行充电阶段中：所述扫描线能够获取到扫描信号，以控制所述第一子像素
、
所述第二子像素和所述中和子像素处于打开状态，所述第一数据线能够获取第一数据信号并充入所述第一子像素，所述第二数据线能够获取第二数据信号并充入所述第二子像素，所述第二数据信号与所述第一数据信号的极性相同；
[0009]所述行充电阶段包括至少一个第一阶段和至少一个第二阶段，在所述第一阶段中：所述数据中和电路能够接收到第一控制信号，以控制所述中和数据线与所述第一数据线导通，并与所述第二数据线断开；在所述第二阶段中：所述数据中和电路能够接收到第二控制信号，以控制所述中和数据线与所述第一数据线断开，并与所述第二数据线导通
。
[0010]在本申请的一种示例性实施例中，所述数据中和电路包括：
[0011]总控节点，所述总控节点用于写入所述第一控制信号或所述第二控制信号；
[0012]第一晶体管，所述第一晶体管的控制端与所述总控节点连接，第一端与所述第一数据线连接，第二端与所述中和数据线连接；
[0013]第二晶体管，所述第二晶体管的控制端与所述总控节点连接，第一端与所述第二数据线连接，第二端与所述中和数据线连接；
[0014]其中，所述第一晶体管和所述第二晶体管中一者为
N
型晶体管，另一者为
P
型晶体
管
。
[0015]在本申请的一种示例性实施例中，
[0016]所述第一子像素
、
所述第二子像素及所述中和子像素均至少包括驱动晶体管和像素电容，所述驱动晶体管的控制端与所述扫描线连接，所述驱动晶体管的第一端与对应数据线连接，所述驱动晶体管的第二端与所述像素电容的像素电极连接；
[0017]其中，所述驱动晶体管为
P
型晶体管或
N
型晶体管，且所述第一晶体管
、
所述第二晶体管及所述驱动晶体管同层设置
。
[0018]在本申请的一种示例性实施例中，在同一行上各子像素对应的显示颜色相同，且在同一列上任意相邻两子像素对应的显示颜色不同
。
[0019]在本申请的一种示例性实施例中，在所述行充电阶段过程中：同一行上相邻两所述像素组中一者的数据信号与另一者的数据信号的极性相反；
[0020]其中，所述数据中和电路的数量与一行中所述像素组的数量相同，且一一对应连接
。
[0021]在本申请的一种示例性实施例中，各所述数据中和电路的总控节点相并联
。
[0022]在本申请的一种示例性实施例中，所述第一阶段和所述第二阶段的时间相等且均为所述行充电阶段的一半
。
[0023]在本申请的一种示例性实施例中，所述数据中和电路靠近所述第一数据线和所述第二数据线的绑定端设置，所述第一数据线和所述第二数据线的绑定端配置为与源极驱动芯片进行绑定
。
[0024]本申请第二方面提供了一种显示装置，其包括源极驱动芯片
、
栅极驱动芯片
、
时序控制器及上述任一项所述的阵列基板，
[0025]所述栅极驱动芯片与所述扫描线连接，所述源极驱动芯片与所述第一数据线和所述第二数据线连接，
[0026]所述时序控制器与所述栅极驱动芯片
、
所述源极驱动芯片及所述数据中和电路连接，用于在控制所述栅极驱动芯片向所述扫描线提供扫描信号及控制所述源极驱动芯片向所述第一数据线提供第一数据信号以及向所述第二数据线提供第二数据信号的同时，在第一阶段向所述数据中和电路提供第一控制信号，在第二阶段向所述数据中和电路提供第二控制信号
。
[0027]在本申请的一种示例性实施例中，所述栅极驱动芯片集成在所述阵列基板的非显示区上；和
/
或
[0028]所述显示装置还包括对置基板
、
液晶分子和背光模组，所述对置基板与所述阵列基板对盒设置，所述液晶分子填充在所述对置基板和所述阵列基板之间，所述背光模组位于所述阵列基板远离所述对置基板的一侧
。
[0029]本申请方案具有以下有益效果：
[0030]通过在相邻两个颜色相同的子像素中插入一列与之颜色相同的中和子像素形成像素组，并配合数据中和电路，可使得每个像素组前端芯片送入的数据为两个，即：第一数据信号和第二数据信号，实际可以显示三个数据，即：第一数据信号
、
第二数据信号和中和数据信号，以达到提升竖直分辨率的效果，从而使得画面更加细腻的同时，还可减少前端芯片的数量，例如，可减少源极驱动芯片的数量，从而降低成本
。
[0031]本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得
。
[0032]应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本申请
。
附图说明
[0033]此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理
。
显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0034]图1为本申请实施例一中所提本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种阵列基板，包括显示区和位于所述显示区边缘的非显示区，所述显示区包括多个沿行方向和列方向阵列排布的像素组，其特征在于，所述像素组包括在所述行方向上间隔排布的第一子像素
、
第二子像素及位于所述第一子像素和所述第二子像素之间的中和子像素，所述第一子像素
、
所述第二子像素及所述中和子像素对应的显示颜色相同；所述像素组还包括与所述第一子像素连接的第一数据线
、
与所述第二子像素连接的第二数据线
、
与所述中和子像素连接的中和数据线
、
以及与所述第一子像素
、
所述第二子像素及所述中和子像素连接的扫描线；所述非显示区还包括数据中和电路，与所述第一数据线
、
所述第二数据线及所述中和数据线连接；其中，在行充电阶段中：所述扫描线能够获取到扫描信号，以控制所述第一子像素
、
所述第二子像素和所述中和子像素处于打开状态，所述第一数据线能够获取第一数据信号并充入所述第一子像素，所述第二数据线能够获取第二数据信号并充入所述第二子像素，所述第二数据信号与所述第一数据信号的极性相同；所述行充电阶段包括至少一个第一阶段和至少一个第二阶段，在所述第一阶段中：所述数据中和电路能够接收到第一控制信号，以控制所述中和数据线与所述第一数据线导通，并与所述第二数据线断开；在所述第二阶段中：所述数据中和电路能够接收到第二控制信号，以控制所述中和数据线与所述第一数据线断开，并与所述第二数据线导通
。2.
根据权利要求1所述的阵列基板，其特征在于，所述数据中和电路包括：总控节点，所述总控节点用于写入所述第一控制信号或所述第二控制信号；第一晶体管，所述第一晶体管的控制端与所述总控节点连接，第一端与所述第一数据线连接，第二端与所述中和数据线连接；第二晶体管，所述第二晶体管的控制端与所述总控节点连接，第一端与所述第二数据线连接，第二端与所述中和数据线连接；其中，所述第一晶体管和所述第二晶体管中一者为
N
型晶体管，另一者为
P
型晶体管
。3.
根据权利要求2所述的阵列基板，其特征在于，所述第一子像素
、
所述第二子像素及所述中和子像素均至少包括驱动晶体管和像素电容，所述驱动晶体管的控制端与所述扫描线连接，所述驱动晶体管的第一端与对...

【专利技术属性】
技术研发人员：陈杰，周满城，刘星汉，谢俊烽，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：