适用于双脉冲测试的电压电流探头校正电路及校正方法技术

本发明专利技术公开了适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路，包括电容

【技术实现步骤摘要】
适用于双脉冲测试的电压电流探头校正电路及校正方法


[0001]本专利技术属于宽禁带半导体双脉冲测试
，涉及适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路，还涉及一种适用于宽禁带半导体器件双脉冲测试的电压电流探头的校正方法
。

技术介绍

[0002]与传统硅基功率器件相比，宽禁带半导体器件具有更高的开关频率
、
更高的导热率
、
更高的操作温度和更低的开关和传导损耗，在提升系统功率密度的同时也降低了系统成本
。
为了对宽禁带半导体器件的动态开关特性
(
如开关延迟时间
、
电流电压上升下降时间及开关损耗等
)
进行评估，通常需要对其进行双脉冲测试，利用示波器及相应的电压
、
电流探头对器件的栅源极电压
、
漏源极电压及漏极电流进行同步测量来获取动态开关参数
。
然而，宽禁带半导体器件的高速开关特性在对电压
、
电流探头的带宽提出要求的同时，更对电压
、
电流探头之间的测量同步性提出较高要求
。
根据动态开关参数的定义，开关延迟时间由栅极电压信号和电流信号共同决定，开关损耗则由漏源极电压和漏极电流同时决定
。
因此，使用电压
、
电流探头测量栅源极电压
、
漏源极电压及漏极电流三个参数时，除了要确保探头具有足够的带宽，还需要进行时延校正，确保电压
、/>电流信号的同步性
。
研究显示，在宽禁带半导体器件动态测试中，1～
2ns
的探头时延就可能造成
30
％以上的开关损耗测量误差，致使测量数据严重失信
。

技术实现思路

[0003]本专利技术的目的是提供适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路，能够对电压探头和电流探头之间的时延进行校正，确保双脉冲测试时宽禁带半导体器件栅极电压
、
电流信号的同步性
。
[0004]本专利技术的另一目的是提供一种适用于宽禁带半导体器件双脉冲测试的电压电流探头的校正方法，实现对电压探头和电流探头之间的时延进行校正，有效提高了电压
、
电流探头在宽禁带半导体器件双脉冲测试时的准确性
。
[0005]本专利技术采用的第一种技术方案是，适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路，与电压探头
、
电流探头分别连接，包括电容
、MOSFET、
供电电源和四个电阻
。
[0006]本专利技术第一种技术方案的特点还在于，
[0007]MOSFET
包括
P
型
MOSFET
和
n
型
MOSFET。
[0008]四个电阻分别为电阻
R1、
电阻
R2、
电阻
R3、
电阻
R4，电阻
R1一端与供电电源
VCC
连接，另一端分别与电容
C1、
电阻
R2、P
型
MOSFET Q2的漏极连接，电容
C1的另一端接地，电阻
R2的另一端分别与
Q2的栅极
、n
型
MOSFET Q1的漏极连接，
Q1的栅极分别与电阻
R4、
输入信号连接，
Q1的漏极与电阻
R4的另一端连接并接地，
Q2的源极连接在电阻
R3一端，电阻
R3的另一端分别与电流探头一端
、
两个电压探头一端连接，电流探头的另一端及两个电压探头的地线一起接
地
。
[0009]本专利技术采用的第二种技术方案是，一种适用于宽禁带半导体器件双脉冲测试的电压电流探头的校正方法，应用本专利技术的电压电流探头校正电路对电流探头和电压探头之间进行时延校正，具体为，系统上电，通过控制器向电压电流探头校正电路发送窄脉冲信号，
Q1和
Q2导通，计算电流探头和电压探头间的时延差值，并判断时延差值是否均小于设定的最大可接受时延值，若是则校正结束，若否则对电压探头进行时间补偿，然后重复前述操作，直至时延差值均小于设定的最大可接受时延值
。
[0010]本专利技术第二种技术方案的特点还在于，
[0011]具体按照以下步骤实施：
[0012]步骤1：在
t0时刻，校正电路上电，
VCC
通过电阻
R1向电容
C1充电，经过时间
t1，电容
C1两端电压由
0V
逐渐上升至
VCC
；
[0013]步骤2：通过控制器向电压电流探头校正电路发送一个窄脉冲信号，
Q1导通致使
Q2栅源极呈负压而导通，电容
C1通过
Q2、
电阻
R3向电流探头放电，电流探头两端产生瞬时压降，该瞬时电压上升沿时刻记为
t2，两电压探头也会采集到分流器两端的瞬时压降，两电压探头采集到的瞬时电压上升沿时刻与电流探头的电压上升沿时刻分别记为
t3和
t4，记电流探头与一电压探头的时延差值
Δ
T1＝
t3‑
t2，电流探头与另一电压探头的时延差值
Δ
T2＝
t4‑
t2；
[0014]步骤3：判断
Δ
T1和
Δ
T2是否均小于最大可接受时延
T
，若是，则校正结束；若否，对两电压探头分别进行时间补偿，补偿时间分别为
Δ
T1和
Δ
T2，重复步骤2‑
步骤3，直至
Δ
T1和
Δ
T2均小于
T
为止
。
[0015]本专利技术的有益效果是：
[0016]本专利技术适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路，能够对电压探头和电流探头之间的时延进行校正，实现了电流探头
(
分流器
)、
电压探头之间的测量同步性，即确保双脉冲测试时宽禁带半导体器件栅极电压
、
电流信号的同步性，，提升了宽禁带半导体器件双脉冲测试中开关延迟及开关损耗的精确度
。
[0017]本专利技术一种适用于宽禁带半导体器件双脉冲测试的电压电流探头的校正方法，实现了对电压探头和电流探头之间的时延进行校正，避免了宽禁带半导体器件双脉冲测试中开关损耗测量误差，保证了测量的准确性
。
附图说明
[0018]图1是本专利技术适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路图；
[0019]图2是本专利技术一种适用于宽禁带半导体器件双脉冲测试的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路，与电压探头
、
电流探头分别连接，其特征在于，包括电容
、MOSFET、
供电电源和四个电阻
。2.
根据权利要求1所述的适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路，其特征在于，所述
MOSFET
包括
P
型
MOSFET
和
n
型
MOSFET。3.
根据权利要求2所述的适用于宽禁带半导体器件双脉冲测试的电压电流探头校正电路，其特征在于，所述四个电阻分别为电阻
R1、
电阻
R2、
电阻
R3、
电阻
R4，所述电阻
R1一端与供电电源
VCC
连接，另一端分别与电容
C1、
电阻
R2、P
型
MOSFET Q2的漏极连接，所述电容
C1的另一端接地，所述电阻
R2的另一端分别与
Q2的栅极
、n
型
MOSFET Q1的漏极连接，所述
Q1的栅极分别与电阻
R4、
输入信号连接，
Q1的漏极与电阻
R4的另一端连接并接地，所述
Q2的源极连接在电阻
R3一端，所述电阻
R3的另一端分别与电流探头一端
、
两个电压探头一端连接，所述电流探头的另一端及两个电压探头的地线一起接地
。4.
一种适用于宽禁带半导体器件双脉冲测试的电压电流探头的校正方法，应用如权利要求3所述的电压电流探头校正电路对电流探头和电压探头之间进行时延校正，其特征在于，具体为，系统上电，通过控制器向电压电流探头校正电路发送窄脉冲...

【专利技术属性】
技术研发人员：文阳，杨媛，李茂，吴倩楠，李文杰，
申请(专利权)人：西安理工大学，
类型：发明
国别省市：