一种冗余控制系统及方法技术方案

技术编号：39514448 阅读：11 留言：0更新日期：2023-11-25 18:51

本发明专利技术涉及以太网冗余技术领域，公开了一种冗余控制系统及方法，包括：

全部详细技术资料下载

【技术实现步骤摘要】
一种冗余控制系统及方法

[0001]本专利技术涉及以太网冗余
，特别是涉及一种冗余控制系统及方法
。

技术介绍

[0002]工业以太网中冗余技术是提高以太网系统可靠性和可维护性最有效的手段之一
。
链路冗余是应对网口故障（包括主站网卡本身故障和连接）及链路故障（指从站节点之间的链路存在断开情况，如网线断开）的补救措施
。
通常在对系统稳定运行要求比较高的情况下，就需要应用链路冗余技术
。
[0003]以太网控制自动化技术（
EtherNet Control Automation Technology
，
ethercat
）是一个基于以太网基础的开放架构的现场系统总线，具备实时
、
拓扑灵活
、
高精度同步
、
可选线冗余等特性
。
以
ethercat
为控制总线可编程逻辑控制器组成的系统形式为
ethercat
主站
+ethercat
从站，图1的
ethercat
主站支持冗余功能，图2的
ethercat
主站不支持冗余功能
。
但是，不支持冗余功能的主站在某些应用的场景无法适用，以及支持冗余功能的主站在多拓扑的情况下有些支路无法连接到冗余回路中
。

技术实现思路

[0004]本专利技术的目的是提供一种冗余控制系统及方法，可以实现冗余...

【技术保护点】

【技术特征摘要】
1.
一种冗余控制系统，其特征在于，包括：
ethercat
主站，多个
ethercat
从站，以及至少一个冗余扩展从站；所述冗余扩展从站包括
FPGA
芯片，分别与所述
FPGA
芯片连接的第一
PHY
收发器
、
第二
PHY
收发器和第三
PHY
收发器；所述第一
PHY
收发器对接所述
ethercat
主站或所述
ethercat
从站，所述第二
PHY
收发器和所述第三
PHY
收发器均对接所述
ethercat
从站；所述第一
PHY
收发器
、
所述第二
PHY
收发器
、
所述第三
PHY
收发器结合所述
FPGA
芯片组成三路网络通信；所述
FPGA
芯片，用于控制所述三路网络通信进行数据帧的转发和数据帧走不同转发路线的延时等长处理
。2.
根据权利要求1所述的冗余控制系统，其特征在于，当所述
ethercat
主站为支持冗余功能的主站时，所述第一
PHY
收发器对接所述
ethercat
主站，所述第二
PHY
收发器对接第一级所述
ethercat
从站，所述第三
PHY
收发器对接最后一级所述
ethercat
从站
。3.
根据权利要求1所述的冗余控制系统，其特征在于，当所述
ethercat
主站为不支持冗余功能的主站时，所述冗余扩展从站包括第一冗余扩展从站和第二冗余扩展从站；所述第一冗余扩展从站对应第一条链路；所述第二冗余扩展从站对应第二条链路；在所述第一冗余扩展从站中，所述第一
PHY
收发器对接所述
ethercat
主站，所述第二
PHY
收发器对接所述第一条链路中的第一级所述
ethercat
从站，所述第三
PHY
收发器对接所述第一条链路中的最后一级所述
ethercat
从站；在所述第二冗余扩展从站中，所述第一
PHY
收发器对接所述第一条链路中的其中一个所述
ethercat
从站，所述第二
PHY
收发器对接所述第二条链路中的第一级所述
ethercat
从站，所述第三
PHY
收发器对接所述第二条链路中的最后一级所述
ethercat
从站
。4.
根据权利要求1所述的冗余控制系统，其特征在于，所述
FPGA
芯片，还用于判断所述第二
PHY
收发器和所述第三
PHY
收发器的
link
状态，根据判断结果决定数据帧的传输路线
。5.
根据权利要求4所述的冗余控制系统，其特征在于，所述
FPGA
芯片包括与所述第一
PHY
收发器连接的第一
mii
接口，与所述第一
mii
接口的输出端连接的第一
fifo
缓存器，与所述第二
PHY
收发器连接的第二
mii
接口，与所述第二
mii
接口的输出端连接的第二
fifo
缓存器，与所述第三
PHY
收发器连接的第三
mii
接口，与所述第三
mii
接口的输出端连接的第三
fifo
缓存器；所述第一
mii
接口用于接收来自所述第一
PHY
收发器传输的数据帧；所述第一
fifo
缓存器用于将所述第一
mii
接口接收的数据帧进行缓存及数据准备发送的时钟异步处理；所述第二

【专利技术属性】
技术研发人员：陈涛，洪健，叶智慧，李虎彪，
申请(专利权)人：浙江禾川科技股份有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人