一种制造技术

本发明专利技术涉及一种

【技术实现步骤摘要】
一种NR LDPC部分校验矩阵编译码指示信息获取方法


[0001]本专利技术涉及无线通信
，特别是涉及一种
NR LDPC
部分校验矩阵编译码指示信息获取方法
。

技术介绍

[0002]信道编码技术对于无线通信系统的性能有重要影响
。NR
系统中下行及上行业务信道均采用准循环低密度奇偶校验编码
(Quasi
‑
Cyslic Low
‑
Density Parity
‑
Check Codes
，
QC
‑
LDPC)
作为信道编码方式
。
在
NR
系统
eMBB
场景下，业务数据的高吞吐率是硬性指标，而高速信道编译码的实现对提高吞吐率有重要意义
。
[0003]NR
标准
3GPP TS 38.212
中规定了
NR
系统业务信道比特级处理流程，其中信道编码使用
QC
‑
LDPC
编码，其中包括两个基础矩阵
BG1
及
BG2
，并提供了
51
个提升因子
Zc
，使其结合基础矩阵能够实现不同码块长度的编译码
。
其中，基础矩阵
BG1
为
46
行
68
列的基础矩阵，编码完成后前
2*Zc
信息比特打孔，剩下
66Zc
编码后数据进入后级速率匹配模块，即
QC
‑
LDPC
编码效率为
1/3
，基础矩阵
BG2
为
42
行
52
列的基础矩阵，编码完后成前
2*Zc
信息比特打孔，剩下
50Zc
编码后数据进入后级速率匹配模块，即
QC
‑
LDPC
编码效率为
1/5。
速率匹配模块包含两个作用，首先根据调度资源所能承载的比特长度，对编码后数据进行比特选择的操作，使编码后数据能够匹配物理资源；随后为了应对无线信道环境中的衰落现象，需要进行比特交织的操作
。
[0004]在速率匹配模块的比特选择过程中，首先确定循环缓存的大小为
Ncb
，随后将
20Zc
的信息比特数据
、
校验比特数据依次输入循环缓存，随后基于
HARQ
冗余版本
RV
确定待发送数据的起始位置
k0
，最后从
k0
开始，取速率匹配长度
E
的比特信息输出，其中对于填充比特需要跳过，如图1所示
。
当
E>
＝
Ncb
时，整个循环缓存中的数据均会输出，并经过空口发送给接收端，但当
E<Ncb
时，循环缓存中部分数据将会被打孔，即接收端对于这些位置的软比特信息置为0处理，基于以上比特选择的原理，可在编码前计算出哪些位置需要传输，哪些校验比特需要传输，而编码的时候，信息比特已知，校验比特可根据
QC
‑
LDPC
结构进行对应需要传输比特的编码，而无需空口传输的校验比特则可不进行编码，从而提高编码器的效率，译码侧同理
。
[0005]目前，业界内对于
NR QC
‑
LDPC
编译码有如下两种做法：
(1)
基于
38.212
协议定义的
BG1、BG2
两个基础校验矩阵，对输入的信息比特进行完整的
QC
‑
LDPC
编码操作，随后进入速率匹配模块进行比特选择及交织；而在译码侧，则首先解速率匹配及
Harq
合并，随后利用基础校验矩阵进行完整的
QC
‑
LDPC
译码；
(2)
基于
38.212
协议定义的
BG1、BG2
两个基础校验矩阵，根据速率匹配相关参数，对基础校验矩阵进行裁剪，输出参与
QC
‑
LDPC
编译码的行及列的指示，指导
QC
‑
LDPC
编译码的部分编译码操纵
。
[0006]其中，业界内的两种实现方式，
(1)
为全矩阵
QC
‑
LDPC
编译码，该方案完整输出编译码结果，但在速率匹配比特选择模块可能会将已经计算得到的部分校验比特数据打孔掉，因此对于这些数据，属于浪费资源计算，但实际没有传输；
(2)
为部分
QC
‑
LDPC
编译码实现方
案，该方案根据编译码参数以及速率匹配参数，提前计算出需要速率匹配输出结果中有效的传输比特信息，随后指示
QC
‑
LDPC
编译码模块，类似于对基础校验矩阵进行了裁剪，从目前已有方案来看，部分矩阵编译码方案有两个不足，首先对校验矩阵的裁剪指示包括行列的指示，根据
NR QC
‑
LDPC
校验矩阵的特点，可直接通过行指示就完成对应的指示，其次，目前已有部分矩阵编译码方案计算行列指示的过程复杂且难以理解，对于硬件实现来说，逻辑复杂度较高
。

技术实现思路

[0007]本专利技术所要解决的技术问题是提供一种
NR LDPC
部分校验矩阵编译码指示信息获取方法，减少了高码率时硬件资源的消耗及时延的损耗
。
[0008]本专利技术解决其技术问题所采用的技术方案是：提供一种
NR LDPC
部分校验矩阵编译码指示信息获取方法，包括以下步骤：
[0009]接收编译码及速率匹配相关参数；所述编译码及速率匹配相关参数包括提升因子
Zc、
基础矩阵
BG
的类型
、
信息比特净荷长度
Kd、
填充比特长度
F、
速率匹配缓存大小
Ncb、
速率匹配起始位置
k0、
以及速率匹配长度
Er
；
[0010]根据基础矩阵
BG
的类型确定进入速率匹配循环缓存中的信息比特及核心校验比特的长度；
[0011]根据进入速率匹配循环缓存中的信息比特
、
填充比特以及核心校验比特的相对位置关系，确定从速率匹配起始位置
k0
开始到速率匹配缓存大小
Ncb
的过程中，扩展校验比特的起始位置
exp_start
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
NR LDPC
部分校验矩阵编译码指示信息获取方法，其特征在于，包括以下步骤：接收编译码及速率匹配相关参数；所述编译码及速率匹配相关参数包括提升因子
Zc、
基础矩阵
BG
的类型
、
信息比特净荷长度
Kd、
填充比特长度
F、
速率匹配缓存大小
Ncb、
速率匹配起始位置
k0、
以及速率匹配长度
Er
；根据基础矩阵
BG
的类型确定进入速率匹配循环缓存中的信息比特及核心校验比特的长度；根据进入速率匹配循环缓存中的信息比特
、
填充比特以及核心校验比特的相对位置关系，确定从速率匹配起始位置
k0
开始到速率匹配缓存大小
Ncb
的过程中，扩展校验比特的起始位置
exp_start
，以及所包含的信息比特及核心校验比特长度
syscore
；根据速率匹配长度
Er、
速率匹配缓存大小
Ncb、
以及扩展校验比特的起始位置
exp_start、
所包含的信息比特及核心校验比特长度
syscore
，确定编译码需要传输的扩展校验比特的行指示
。2.
根据权利要求1所述的
NR LDPC
部分校验矩阵编译码指示信息获取方法，其特征在于，所述根据基础矩阵
BG
的类型确定进入速率匹配循环缓存中的信息比特及核心校验比特的长度，具体为：如果基础矩阵
BG
的类型为
BG1
时，进入速率匹配循环缓存中的信息比特长度
Nsys
＝
20Zc
，信息比特加核心校验比特长度
Nsyscore
＝
24Zc
；如果基础矩阵
BG
的类型为
BG2
时，进入速率匹配循环缓存中的信息比特长度
Nsys
＝
8Zc
，信息比特加核心校验比特长度
Nsyscore
＝
12Zc
；其中，进入速率匹配循环缓存中的信息比特长度
Nsys
及信息比特加核心校验比特长度
Nsyscore
中均包含填充比特长度
F。3.
根据权利要求1所述的
NR LDPC
部分校验矩阵编译码指示信息获取方法，其特征在于，所述根据进入速率匹配循环缓存中的信息比特
、
填充比特以及核心校验比特的相对位置关系，确定从速率匹配起始位置
k0
开始到速率匹配缓存大小
Ncb
的过程中，扩展校验比特的起始位置
exp_start
，以及所包含的信息比特及核心校验比特长度
syscore
，具体为：当速率匹配起始位置
k0
小于信息比特净荷长度
Kd
时，所述扩展校验比特的起始位置
exp_start
为进入速率匹配循环缓存中的信息比特加核心校验比特长度
Nsyscore
，所包含的信息比特及核心校验比特长度
syscore
为进入速率匹配循环缓存中的信息比特加核心校验比特长度
Nsyscore
减去速率匹配起始位置
k0
再减去填充比特长度
F
；当速率匹配起始位置
k0
大于信息比特净荷长度
Kd
，且小于或等于进入速率匹配循环缓存中的信息比特长度
Nsys
时，所述扩展校验比特的起始位置
exp_start
为进入速率匹配循环缓存中的信息比特加核心校验比特长度
Nsyscore
，所包含的信息比特及核心校验比特长度
syscore
为进入速率匹配循环缓存中的信息比特加核心校验比特长度
Nsyscore
减去进入速率匹配循环缓存中的信息比特长度
Nsys
；当速率匹配起始位置
k0
大于进入速率匹配循环缓存中的信息比特长度
Nsys
，且小于或等于进入速率匹配循环缓存中的信息比特加核心校验比特长度
Nsyscore
时，所述扩展校验比特的起始位置
exp_start
为进入速率匹配循环缓存中的信息比特加核心校验比特长度
Nsyscor...

【专利技术属性】
技术研发人员：冀旺旺，
申请(专利权)人：白盒子上海微电子科技有限公司，
类型：发明
国别省市：