LDPC制造技术

本申请公开了一种

【技术实现步骤摘要】
LDPC的编译码方法和相关装置


[0001]本申请涉及通信
，尤其涉及
LDPC
的编译码方法和相关装置
。

技术介绍

[0002]IEEE802.11n/ac/ax/be
等无线局域网
(wireless local area networks
，
WLAN)
传输标准主要研究在大带宽场景下提升用户的体验，包括提升用户平均吞吐量以及电池类供电设备的能量使用效率
。60GHz
大带宽场景需要支持在有限的频率和功率资源上实现数据
、
视频等业务的高速可靠传输，因此需要高可靠性和高效率的信道编译码方案
。
在信道编码领域，
Turbo
码和低密度奇偶校验
(low
‑
density parity
‑
check,LDPC)
码是目前应用最成熟和广泛的两种信道编码方法，它们都有接近香农
(Shannon)
限的性能
。
与
Turbo
码相比，
LDPC
码具有：不需要深度交织器即可获得很好的误码性能；具有更好的误帧率性能；错误平层大大降低；支持并行译码，译码延时小等优点
。
[0003]因此，
LDPC
码已成为
IEEE802.11n/ac/ax
等低频短距
WLAN
通信系统的标准信道编码方案，在
IEEE802.11ax
大于等于
40MHz
带宽情况下成为必选信道编码方案
。
基于此，可考虑针对下一代
WLAN
标准或超宽带
(ultra wide band
，
UWB)
设计新的
LDPC
码，以进一步提高下一代
WLAN
系统或
UWB
系统的可靠性和系统性能
。

技术实现思路

[0004]本申请实施例公开了一种能够提升译码性能，并支持多种码率
。
[0005]第一方面，本申请实施例提供了一种
LDPC
码的编码方法，该方法包括：根据校验矩阵，对信息比特序列进行低密度奇偶校验
LDPC
编码，得到第一码字；所述校验矩阵符合基矩阵，所述基矩阵满足下述之一：所述基矩阵的前两列中的每行至少包括一个1，或者，所述基矩阵的前两列中包括规律交替的“1 0”和“0 1”，且“1 0”和“0 1”中间包括“1 1”；或者，所述基矩阵的前两列符合如下规律：一列按照顺序包括多个“1 1 1 0”，另一列按照顺序相应的包括多个“1 0 1 1”；发送所述第一码字
。
[0006]本申请实施例中，校验矩阵符合基矩阵，该基矩阵的设计使得符合该基矩阵的校验矩阵可将信息快速在校验矩阵中各列对应的码字比特之间传输交换和译码更新，加速系统的译码整体收敛速度
。
[0007]第二方面，本申请实施例提供了另一种
LDPC
码的编码方法，该方法包括：接收端确定第一信道接收到的信号对应的第一对数似然比序列，并根据校验矩阵，对第一
LLR
序列进行译码；其中，所述校验矩阵符合基矩阵，所述基矩阵满足下述之一：所述基矩阵的前两列中的每行至少包括一个1，或者，所述基矩阵的前两列中包括规律交替的“1 0”和“01”，且“1 0”和“0 1”中间包括“1 1”；或者，所述基矩阵的前两列符合如下规律：一列按照顺序包括多个“1 1 1 0”，另一列按照顺序相应的包括多个“1 0 1 1”。
[0008]本申请实施例中，校验矩阵符合基矩阵，该基矩阵的设计使得符合该基矩阵的校验矩阵可将信息快速在校验矩阵中各列对应的码字比特之间传输交换和译码更新，加速系
统的译码整体收敛速度
。
[0009]在第一方面和第二方面的一种可能的实现方式中，所述基矩阵的前两列中的一列包括如下元素：
1 1 1 0 1 1 1 0 1 1 1 0
，所述基矩阵的前两列中的另一列包括如下元素：
1 0 1 1 1 0 1 1 1 0 1 1
，所述基矩阵中的1对应于循环位移矩阵
CPM
，所述基矩阵中的0对应于全零方阵
。
[0010]在该实现方式中，基矩阵的前两列中的一列包括如下元素：
1 1 1 0 1 1 1 0 1 1 1 0
，该基矩阵的前两列中的另一列包括如下元素：
1 0 1 1 1 0 1 1 1 0 1 1
；能够在编码复杂度和译码性能之间获得较好的折中
。
[0011]第三方面，本申请实施例提供一种通信装置，该通信装置具有实现上述第一方面方法实施例中的行为的功能
。
该通信装置可以是通信设备，也可以是通信设备的部件
(
例如处理器
、
芯片
、
或芯片系统等
)
，还可以是能实现全部或部分该通信设备的功能的逻辑模块或软件
。
该通信装置的功能可以通过硬件实现，也可以通过硬件执行相应的软件实现，该硬件或软件包括一个或多个与上述功能相对应的模块或单元
。
在一种可能的实现方式中，该通信装置包括接口模块和处理模块，其中：所述处理模块，用于根据校验矩阵，对信息比特序列进行低密度奇偶校验
LDPC
编码，得到第一码字；所述校验矩阵符合基矩阵，所述基矩阵满足下述之一：所述基矩阵的前两列中的每行至少包括一个1，或者，所述基矩阵的前两列中包括规律交替的“1 0”和“0 1”，且“1 0”和“0 1”中间包括“1 1”；或者，所述基矩阵的前两列符合如下规律：一列按照顺序包括多个“1 1 1 0”，另一列按照顺序相应的包括多个“1 0 1 1”；所述接口模块，用于发送所述第一码字
。
[0012]本申请实施例中，校验矩阵符合基矩阵，该基矩阵的设计使得符合该基矩阵的校验矩阵可将信息快速在校验矩阵中各列对应的码字比特之间传输交换和译码更新，加速系统的译码整体收敛速度
。
[0013]第四方面，本申请实施例提供一种通信装置，该通信装置具有实现上述第二方面方法实施例中的行为的功能
。
该通信装置可以是通信设备，也可以是通信设备的部件
(
例如处理器
、
芯片
、
或芯片系统等
)
，还可以是能实现全部或部分该通信设备的功能的逻辑模块或软件
。
该通信装置的功能可以通过硬件实现，也可以通过硬件执行相应的软件实现，该硬件或软件包括一个或多个与上述功能相对应的模块或单元
。
在一种可能的实现方式中，该通信装置包括接口模块和处理模块，其中：所述接口模块，用本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
LDPC
码的编码方法，其特征在于，包括：根据校验矩阵，对信息比特序列进行低密度奇偶校验
LDPC
编码，得到第一码字；所述校验矩阵符合基矩阵，所述基矩阵满足下述之一：所述基矩阵的前两列中的每行至少包括一个1，或者，所述基矩阵的前两列中包括规律交替的“1 0”和“0 1”，且“1 0”和“0 1”中间包括“1 1”；或者，所述基矩阵的前两列符合如下规律：一列按照顺序包括多个“1 1 1 0”，另一列按照顺序相应的包括多个“1 0 1 1”；发送所述第一码字
。2.
一种
LDPC
码的译码方法，其特征在于，包括：接收端确定第一信道接收到的信号对应的第一对数似然比序列，并根据校验矩阵，对第一
LLR
序列进行译码；其中，所述校验矩阵符合基矩阵，所述基矩阵满足下述之一：所述基矩阵的前两列中的每行至少包括一个1，或者，所述基矩阵的前两列中包括规律交替的“1 0”和“0 1”，且“1 0”和“0 1”中间包括“1 1”；或者，所述基矩阵的前两列符合如下规律：一列按照顺序包括多个“1 1 1 0”，另一列按照顺序相应的包括多个“1 0 1 1”。3.
根据权利要求1或2所述的方法，其特征在于，所述基矩阵的前两列中的一列包括如下元素：
1 1 1 0 1 1 1 0 1 1 1 0
，所述基矩阵的前两列中的另一列包括如下元素：
1 0 1 1 1 0 1 1 1 0 1 1
，所述基矩阵中的1对应于循环位移矩阵
CPM
，所述基矩阵中的0对应于全零方阵
。4.
根据权利要求1至3任一项所述的方法，其特征在于，所述基矩阵包括如下所示
(12
×
22)
矩阵中的
H
行或
M
列：列：所述
H
为1至
12
中的整数，所述
M
为1至
22
中的整数
。5.
根据权利要求4所述的方法，其特征在于，所述校验矩阵包括如下所示
(12
×
22)
矩阵中的
L
行或
F
列：
其中，所述校验矩阵中的
‑1表示大小为
(K
×
K)
的全零矩阵，所述校验矩阵中的0表示大小为
(K
×
K)
的单位矩阵，所述校验矩阵中的大于0的元素表示大小为
(K
×
K)
的
CPM
，所述
L
为1至
12
中的整数，所述
F
为1至
22
中的整数
。6.
根据权利要求4所述的方法，其特征在于，所述校验矩阵包括如下所示
(12
×
22)
矩阵中的
L
行或
F
列：其中，所述校验矩阵中的
‑1表示大小为
(K
×
K)
的全零矩阵，所述校验矩阵中的0表示大小为
(K
×
K)
的单位矩阵，所述校验矩阵中的大于0的元素表示大小为
(K
×
K)
的
CPM
，所述
L
为1至
12
中的整数，所述
F
为1至
22
中的整数
。7.
根据权利要求1至3任一项所述的方法，其特征在于，所述基矩阵包括如下所示
(12
×
22)
矩阵中的
H
行或
M
列：
所述
H
为1至
12
中的整数，所述
M
为1至
22
中的整数
。8.
根据权利要求7所述的方法，其特征在于，所述校验矩阵包括如下所示
(12
×
22)
矩阵中的
L
行或
F
列：其中，所述校验矩阵中的
‑1表示大小为
(K
×
K)
的全零矩阵，所述校验矩阵中的0表示大小为
(K
×
K)
的单位矩阵，所述校验矩阵中的大于0的元素表示大小为
(K
×
K)
的
CPM
，所述
L
为1至
12
中的整数，所述
F
为1至
22
中的整数
。9.

【专利技术属性】
技术研发人员：林伟，基多，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：