用于绝对差总和的指令和逻辑制造技术

在实施例中，处理器包括：取得电路，该取得电路用于取得指令，该指令包括绝对差总和

【技术实现步骤摘要】
【国外来华专利技术】用于绝对差总和的指令和逻辑


[0001]实施例总体上涉及计算机处理器
。
更具体地，实施例涉及当由处理器或其他处理逻辑执行时执行绝对差总和操作的处理逻辑
、
微处理器和相关联的指令集体系结构
。

技术介绍

[0002]指令集或指令集体系结构
(instruction set architecture
，
ISA)
是计算机体系结构中与编程有关的部分，并且可包括原生数据类型
、
指令
、
寄存器体系结构
、
寻址模式
、
存储器体系结构
、
中断和异常处理以及外部输入和输出
(input and output
，
I/O)。ISA
区别于微体系结构，微体系结构是实现指令集的处理器的内部设计
。
具有不同微体系结构的处理器可共享共同的指令集
。
在一些示例中，
ISA
可包括用于存储器操作
、
算术操作
、
逻辑操作
、
控制操作等等的指令
。
附图说明
[0003]图1是根据本专利技术的实施例的系统的部分的框图
。
[0004]图2是根据本专利技术的实施例的处理器的框图
。
[0005]图3是根据本专利技术的另一实施例的多域处理器的框图
。
[0006]图4是包括多个核心的处理器的实施例
。
[0007]图5是根据本专利技术的一个实施例的处理器核心的微体系结构的框图
。
[0008]图6是根据另一实施例的处理器核心的微体系结构的框图
。
[0009]图7是根据又一实施例的处理器核心的微体系结构的框图
。
[0010]图8是根据更进一步的实施例的处理器核心的微体系结构的框图
。
[0011]图9是根据本专利技术的另一实施例的处理器的框图
。
[0012]图
10
是根据本专利技术的实施例的代表性
SoC
的框图
。
[0013]图
11
是根据本专利技术的实施例的另一示例
SoC
的框图
。
[0014]图
12
是可以与实施例一起使用的示例系统的框图
。
[0015]图
13
是可以与实施例一起使用的另一示例系统的框图
。
[0016]图
14
是代表性计算机系统的框图
。
[0017]图
15A
‑
图
15B
是根据本专利技术的实施例的系统的框图
。
[0018]图
16
是图示根据实施例的用于制造集成电路以执行操作的
IP
核心开发系统的框图
。
[0019]图
17A
‑
图
17B
是图示根据本专利技术的实施例的通用向量友好指令格式及其指令模板的框图
。
[0020]图
18A
‑
图
18D
是图示根据本专利技术的实施例的示例性专用向量友好指令格式的框图
。
[0021]图
19
是根据本专利技术的一个实施例的寄存器体系结构的框图
。
[0022]图
20A
是图示根据本专利技术的实施例的示例性有序管线和示例性的寄存器重命名
、
乱序发出
/
执行管线两者的框图
。
[0023]图
20B
是图示根据本专利技术的实施例的要被包括在处理器中的体系结构核心的示例性实施例和示例性的寄存器重命名
、
乱序发出
/
执行体系结构核心两者的框图
。
[0024]图
21A
‑
图
21B
图示更具体的示例性有序核心体系结构的框图，该核心将是芯片中的若干逻辑块
(
包括相同类型和
/
或不同类型的其他核心
)
中的一个逻辑块
。
[0025]图
22
是根据本专利技术的实施例的可具有多于一个的核心
、
可具有集成存储器控制器
、
并且可具有集成图形的处理器的框图
。
[0026]图
23
‑
图
24
是示例性计算机体系结构的框图
。
[0027]图
25
是根据本专利技术的实施例的对照使用软件指令转换器将源指令集中的二进制指令转换成目标指令集中的二进制指令的框图
。
[0028]图
26
是根据一个或多个实施例的示例计算系统的示图
。
[0029]图
27
是根据一个或多个实施例的计算系统的图示
。
[0030]图
28A
‑
图
28B
是根据一个或多个实施例的示例操作的图示
。
[0031]图
29
是根据一个或多个实施例的示例方法的流程图
。
[0032]图
30
是根据一个或多个实施例的示例存储介质的图示
。
具体实施方式
[0033]以下说明描述用于由处理器
、
虚拟机
、
封装
、
计算机系统或其他处理装置执行的用于绝对差总和计算的指令和处理逻辑
。
在以下描述中，陈述了诸如处理逻辑
、
处理器类型
、
微体系结构状况
、
事件
、
启用机制等众多特定细节，以提供对本公开的实施例的更透彻理解
。
然而，本领域技术人员将领会，可在没有这些特定细节的情况下实施实施例
。
另外，一些公知的结构
、
电路和其他特征未被详细示出，以避免不必要地使本公开的实施例变得模糊
。
[0034]一些计算机应用可能涉及绝对差总和
(sum of absolute differences
，
SAD)
计算
。
例如，图像处理应用可通过在跨两个图像的像素集合之间执行
SAD
计算来确定两个图像之间的相似度
。
此类计算可用于视频处理中的过滤和运动估计应用
。
常规地，这些
SAD
计算可能要求使用多个分立的指令来执行各种数据组织和操纵步骤，并且可能涉及相当大量的编程时间和工作量...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.
一种处理器，包括：取得电路，所述取得电路用于取得指令，所述指令包括绝对差总和
(SAD)
指令；解码电路，所述解码电路用于对所述
SAD
进行解码；以及执行电路，所述执行电路用于在经解码的
SAD
指令的执行期间基于多个输入向量来生成
SAD
输出向量，所述
SAD
输出向量包括多个绝对差值
。2.
如权利要求1所述的处理器，其中，所述多个输入向量包括：被包括在第一向量通道中的第一输入向量和第二输入向量，所述第一输入向量和所述第二输入向量包括相等数量的数据单元
。3.
如权利要求2所述的处理器，所述执行电路用于：基于所述
SAD
指令的立即数来确定第一偏移和第二偏移；基于所述第一偏移来标识所述第一输入向量的第一窗口部分；以及基于所述第二偏移来标识所述第二输入向量的第二窗口部分
。4.
如权利要求3所述的处理器，所述执行电路用于：针对所述第一窗口部分中的每个字节，确定所述第一窗口部分中的字节与所述第二窗口部分中相对应的字节之间的差的绝对值，以获得绝对差值；对针对所述第一窗口部分中的字节所获得的绝对差值进行求和，以计算所述
SAD
输出向量的第一字节；以及将所述第一窗口部分的起始位置递增1个字节
。5.
如权利要求3所述的处理器，其中，所述多个输入向量包括：被包括在第二向量通道中的第三输入向量和第四输入向量，并且所述执行电路进一步用于：基于所述
SAD
指令的所述立即数来确定第三偏移和第四偏移；基于所述第三偏移来标识所述第三输入向量的第三窗口部分；以及基于所述第四偏移来标识所述第四输入向量的第四窗口部分
。6.
如权利要求5所述的处理器，其中，所述多个输入向量包括：被包括在第三向量通道中的第五输入向量和第六输入向量，并且所述执行电路进一步用于：基于所述第一偏移来标识所述第五输入向量的第五窗口部分；以及基于所述第二偏移来标识所述第六输入向量的第六窗口部分
。7.
如权利要求5所述的处理器，所述执行电路进一步用于：将所述第一偏移确定为所述立即数的第一比特集合的值乘以乘数的乘积；将所述第二偏移确定为所述立即数的第二比特集合的值乘以所述乘数的乘积；将所述第三偏移确定为所述立即数的第三比特集合的值乘以所述乘数的乘积；以及将所述第四偏移确定为所述立即数的第四比特集合的值乘以所述乘数的乘积
。8.
如权利要求7所述的处理器，其中：所述立即数是包括比特0‑7的8比特立即数；所述第一比特集合包括所述立即数的比特2；所述第二比特集合包括所述立即数的比特0和比特1；所述第三比特集合包括所述立即数的比特5；所述第四比特集合包括所述立即数的比特3和比特4；并且所述乘数为
4。
9.
一种方法，包括：由处理器取得被包括在软件程序中的绝对差总和
(SAD)
指令；由所述处理器对所述
SAD
指令进行解码，以获得经解码的
SAD
指令；以及由所述处理器执行所述经解码的
SAD
指令，以基于多个输入向量来生成
SAD
输出向量，所述
SAD
输出向量包括多个绝对差值
。10.
如权利要求9所述的方法，其中，所述多个输入向量包括：被包括在第一向量通道中的第一输入向量和第二输入向量，所述第一输入向量和所述第二输入向量包括相等数量的数据单元
。11.
如权利要求
10
所述的方法，包括：基于所述
SAD
指令的立即数来确定第一偏移和第二偏移；基于所述第一偏移来标识所述第一输入向量的第一窗口部分；以及基于所述第二偏移来标识所述第二输入向量的第二窗口部分
。12.
如权利要求
11
所述的方法，包括：针对所述第一窗口部分中的每个字节，确定所述第一窗口部分中的字节与所述第二窗口部分中的相对应的字节之间的差的绝对值，以获得绝对差值；对针对所述第一窗口部分中的字节所获得的绝对差值进...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：